用于PCI Express IP内核的Stratix V硬IP的不频繁主机重播定时器超时-Altera-Intel社区-FPGA CPLD-ChipDebug

用于PCI Express IP内核的Stratix V硬IP的不频繁主机重播定时器超时

可能会发生不频繁的主机重播定时器超时,因为PCI Express IP Core的Stratix V Hard IP很少会跳过为给定接收数据包发送ACK DLLP的情况。仅当用于PCI Express IP内核的Stratix V Hard IP正在接收数据包之间具有较长时间滞后的离散数据包流时,才会出现此问题。收到连续的数据包流时不会发生此问题。

此问题不会影响功能,因为重播计时器机制可确保重新传输数据。此问题不会因为很少发生而影响吞吐量。

解决/修复方法

没有可用的解决方法。

请登录后发表评论

    没有回复内容