警告（10240）：Verilog HDL始终构建警告推断变量“i”的锁存器，其在通过always结构的一个或多个路径中保持其先前值

如果您使用变量控制Verilog HDL中的循环，则Quartus®II7.0及更早版本的软件可能会生成此警告消息，如以下示例所示：

 if（！rst_n） 

从Quartus II软件7.1开始修复此问题。

在上面的示例中，Quartus II软件7.0及更早版本发出了一个临时循环变量的警告，该变量不是最终设计中的信号。在该示例中，变量“i”用于循环，并且在Verilog代码中的循环开始之前初始化，但在其余代码中不使用它。该软件综合此临时变量的锁存器。在最终设计网表中，锁存器不驱动逻辑，因此将其删除。但是，软件会在没有扇出的情况下删除信号之前发出推断的锁存警告。

除非你引用always结构之外的变量，否则Quartus II软件综合将删除锁存器，你可以忽略该警告。