DisplayPort控件符号(FS / FE)错误地插入视频线的每一端-Altera-Intel社区-FPGA CPLD-ChipDebug

DisplayPort控件符号(FS / FE)错误地插入视频线的每一端

DisplayPort规范要求水平视频线的最后一个传输单元(TU)必须以消隐开始(BS)符号结束,并且不得以填充开始(FS)和填充结束(FE)插入结束。但是,Altera DisplayPort TX内核可能会错误地在视频线的每一端插入FS和FE。当打包数据速率非常接近链路带宽时,对于某些分辨率和颜色深度组合会出现此问题。

每个泳道每行所需的总符号(TS)可以计算为:

  • 16 bpp:TS =(每行有效像素x(4 x 1)/ 2)/通道数
  • 18 bpp:TS =(每行有效像素x(4 x 9)/ 16)/通道数
  • 20 bpp:TS =(每行有效像素x(4 x 5)/ 8)/通道数
  • 24 bpp:TS =(每行有效像素x(4 x 3)/ 4)/通道数
  • 30 bpp:TS =(每行有效像素x(4 x 15)/ 16)/通道数
  • 32 bpp:TS =(每行有效像素x(4 x 2)/ 2)/通道数
  • 36 bpp:TS =(每行有效像素x(4 x 9)/ 8)/通道数
  • 48 bpp:TS =(每行有效像素x(4 x 3)/ 3)/通道数

如果在以下条件中所需的总符号(TS)是每个TU( avg_bytes_tu )的平均有效符号的倍数,则DisplayPort TX内核可能会错误地在每条视频行的末尾插入FS和FE:

  • SYMBOLS_PER_CLOCK = 2且avg_bytes_tu > 62时
  • SYMBOLS_PER_CLOCK = 4且avg_bytes_tu > 60时

这种不符合DisplayPort规范可能会导致某些器件出现互操作性问题。

解决/修复方法

此问题没有解决方法。

此问题已在DisplayPort IP内核的16.0版中得到修复。

请登录后发表评论

    没有回复内容