错误:JTAG端口必须连接到I / O引脚-Altera-Intel社区-FPGA CPLD-ChipDebug

错误:JTAG端口必须连接到I / O引脚

当您在较低级别模块上使用LogicLock™区域时,Quartus®II软件版本3.0 SP2及更早版本中会出现此错误消息,该模块包含JTAG端口的接口,例如Nios

  • altera_reserved_tms
  • altera_reserved_tck
  • altera_reserved_tdi
  • altera_reserved_tdo
  • altera_reserved_ntrst(并非所有系列都有此引脚。例如,Cyclone®

即使您在设计中看不到这些信号,Quartus II软件也会自动实例化它们,因为已经实例化了使用SLD集线器(即SignalTap II或Nios OCI调试核心)的模块。通常,上面列出的JTAG信号,SLD集线器和JTAG接口都由Quartus II软件自动处理。

另请注意,因为Altera®只有一个JTAG接口

从Quartus II软件4.0开始修复此问题。

请登录后发表评论

    没有回复内容