为什么MAX +PLUS®II软件创建的标准延迟格式输出文件(.sdo)显示某些门的零延迟(例如,AND,XOR或OR)?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么MAX +PLUS®II软件创建的标准延迟格式输出文件(.sdo)显示某些门的零延迟(例如,AND,XOR或OR)?

组合逻辑,在Altera器件,是在ACEX TMFLEX®逻辑单元(LE)和在产品的条款在MAX®器件宏小区的查找表(LUT)来实现。 SDO文件仅显示LE或宏单元延迟,而不是每个AND门或OR门产生的延迟。 SDO文件中报告的延迟对应于相应器件数据表中器件的时序模型中给出的延迟参数。

DELAY元件插入SDO文件中以显示时序模型中指定的延迟。

请登录后发表评论

    没有回复内容