如果VCCIO连接到3.3 V,我可以使用上拉电阻将3.3 VFLEX®6000输出连接到5.0 V信号吗?-Altera-Intel社区-FPGA CPLD-ChipDebug

如果VCCIO连接到3.3 V,我可以使用上拉电阻将3.3 VFLEX®6000输出连接到5.0 V信号吗?

是。您可以使用三态缓冲器将FLEX 6000A输出拉至5.0 V,以仿真开漏。由于FLEX 6000A器件不直接支持漏极开路功能,因此必须使用三态缓冲器仿真漏极开路。

除非使用三态缓冲器或外部开漏缓冲器,否则不能使用上拉电阻将任何输出拉高至V CCIO以上。
请登录后发表评论

    没有回复内容