如何在MAX +PLUS®II软件中手动分区我的设计,以便它使用多个器件?-Altera-Intel社区-FPGA CPLD-ChipDebug