fixedclk的定义PCI Express(PIPE)的PHY IP内核不正确-Altera-Intel社区-FPGA CPLD-ChipDebug