用于UniPHY外部存储器接口的PLL从器件仿真所需的PLL主器件-Altera-Intel社区-FPGA CPLD-ChipDebug

用于UniPHY外部存储器接口的PLL从器件仿真所需的PLL主器件

如果使用PLL共享模式=从属DLL共享模式=从属OCT共享模式=从属参数化核心,则示例仿真设计(在<variation_name>_example_design\simulation文件夹中生成)无法正常工作

解决/修复方法

此问题的解决方法是确保提供主实例化以驱动从属。为此,请按照以下步骤操作(显示PLL示例):

  1. 生成第二个相同参数化的IP内核, PLL共享模式设置为Master
  2. 在从属核心的示例设计的顶级文件中手动实例化第二个IP内核, <variation_name>_example_design\simulation<variation_name>_example_sim.v
  3. 按照通常的PLL共享流程连接主站和从站。
请登录后发表评论

    没有回复内容