当我尝试仿真DDR2高性能控制器时,为什么列地址选通(CAS)和地址总线在用户模式下未定义?-Altera-Intel社区-FPGA CPLD-ChipDebug