DisplayPort FieldID_Flag并非始终在最后一个活动行之后立即更新-Altera-Intel社区-FPGA CPLD-ChipDebug

DisplayPort FieldID_Flag并非始终在最后一个活动行之后立即更新

DisplayPort规范要求VB-ID位1 FieldID_Flag在顶部字段中的最后一个活动行之后设置为0,并且在隔行扫描视频传输的底部字段的最后一个活动行之后设置为1。

Altera DisplayPort TX内核并不总能保证这种行为。内核应更新最后一个有效行之后的第一个垂直消隐行的FieldID_Flag位。但是,核心有时可能只更新最后一个有效行之后的第二个垂直消隐行的FieldID_Flag位。

这种不符合DisplayPort规范可能会导致某些器件出现互操作性问题。

解决/修复方法

此问题没有解决方法。

此问题已在DisplayPort IP内核的16.1版中得到修复。

请登录后发表评论

    没有回复内容