当我在ClockLock™电路上使用外部反馈输入时，如何解释设计中的电路板延迟？

在将外部时钟输出馈送到电路板上的外部反馈输入时，可以使用外部输入延迟时序分配来指定电路板延迟。您可以通过在“分配类别”中选择“ 计时” ，从“工具” – >“分配管理器”执行此操作。

外部输入延迟分配到输入引脚，为反相锁定环（PLL）的反馈端口供电。该分配指定从外部寄存器（器件外部）到输入引脚的信号延迟。该分配的值通常表示为器件提供数据输入引脚的外部寄存器的T _CO加上实际的电路板延迟。