错误:“ 模块实例化错误:端口在模块实例化中连接,但未在模块声明中声明。“(Verilog HDL,先进先出(FIFO))-Altera-Intel社区-FPGA CPLD-ChipDebug