对于Arria 10器件上的LPDDR3接口,必须保留所有4对CK引脚-Altera-Intel社区-FPGA CPLD-ChipDebug

对于Arria 10器件上的LPDDR3接口,必须保留所有4对CK引脚

对于设计中的每个LPDDR3接口,无论设计需要哪种引脚,都必须保留所有四对CK引脚。 CK引脚不能用于CK以外的任何用途。包含未使用的CK引脚的通道不能用作DQ通道。未保留的引脚仍可用作通用I / O引脚。

解决/修复方法

此限制没有解决方法。

16.0版中已修复此问题。

请登录后发表评论

    没有回复内容