Multirank设计中的所有器件必须同时进入和退出自刷新-Altera-Intel社区-FPGA CPLD-ChipDebug