如何在示例测试平台中控制PIPE模式或串行模式?-Altera-Intel社区-FPGA CPLD-ChipDebug