用于PCI Express Qsys生成的VHDL测试平台的IP编译器无法仿真-Altera-Intel社区-FPGA CPLD-ChipDebug

用于PCI Express Qsys生成的VHDL测试平台的IP编译器无法仿真

Qsys无法为PCI Express的IP编译器生成功能性VHDL测试平台。

此问题会影响使用VHDL测试平台在Qsys中生成的所有IP编译器的PCI Express变体。

解决/修复方法

要避免此问题,请使用Verilog HDL测试平台生成并仿真您的设计。

此问题将在PCI Express的IP编译器的未来版本中修复。

请登录后发表评论

    没有回复内容