VHDL信息:忽略用户定义的设计库<库名>-Altera-Intel社区-FPGA CPLD-ChipDebug

VHDL信息:忽略用户定义的设计库<库名>

Quartus®II软件不再支持用户定义的VHDL预编译库(在2.1之前的版本中,您可以在“项目”菜单下的“常规设置”对话框的“VHDL输入”选项卡中声明预编译的库)。但是,VHDL包仍然可以成功编译。

您可以使用Quartus II 2.1及更高版本来编译您在早期版本的Altera软件中创建的项目,这些项目使用预编译库而无需任何代码修改。您可以使用库的任何名称,包括“工作”。有关在当前版本的软件中使用VHDL库的信息,请参考Quartus II手册第1卷中的Quartus II Integrated Synthesis (PDF)章节。

可以安全地忽略Problem语句中的信息消息,因为库将按上述方式编译。如果您希望消除此消息的报告,则需要从项目的设置文件中删除库设置。

为此:

  1. 关闭Quartus II软件。
  2. 在文本编辑器中打开项目的.PSF文件(对于旧版本)或.QSF文件。
  3. 删除引用VHDL_INPUT_LIBRARY的行。
  4. 保存文件(确保不附加.txt或其他扩展名到文件)。
  5. 打开Quartus II项目并重新编译。
请登录后发表评论

    没有回复内容