用于PCI Express仿真的Stratix V硬IP错误地重新传输TLP-Altera-Intel社区-FPGA CPLD-ChipDebug

用于PCI Express仿真的Stratix V硬IP错误地重新传输TLP

用于PCI Express的Stratix V Hard IP在重播计时器到期之前重新传输TLP,导致重复TLP。仅当ACK传输延迟超过压力测试期间可能发生的PCI Express规范指南时,才会出现此问题。

解决/修复方法

没有解决方法。在PCI Express IP内核的Stratix V Hard IP 12.0版中修复了此问题。

请登录后发表评论

    没有回复内容