在实现基于UniPHY的IP的接口与基于ALTMEMPHY的IP的接口不同时,是否为QDRII / + SRAM接口放置K和Kn引脚?-Altera-Intel社区-FPGA CPLD-ChipDebug

在实现基于UniPHY的IP的接口与基于ALTMEMPHY的IP的接口不同时,是否为QDRII / + SRAM接口放置K和Kn引脚?

是的,为QDRII / + SRAM接口放置K和Kn引脚的指南对于ALTMEMPHY和基于UniPHY的IP是不同的。

根据外部存储器接口手册中的指导原则,在实现QDRII / + SRAM接口时,K和Kn引脚应放置在写数据组的DQS和DQSn引脚上。

基于Altmemphy的QDRII / + SRAM IP要求您分别在写日期组的DQS和DQSn引脚上放置K和Kn引脚。

使用基于UniPHY的IP实现的QDRII / + SRAM接口没有此限制。 K和Kn引脚可以放在DQ引脚以及写数据组的DQS和DQSn引脚上。确保引脚是差分引脚对。

解决/修复方法

本手册将在未来版本中修订以反映本指南。

请登录后发表评论

    没有回复内容