当RELEASE_CLEARS_BEFORE_TRI_STATES为On时发生校准失败-Altera-Intel社区-FPGA CPLD-ChipDebug

当RELEASE_CLEARS_BEFORE_TRI_STATES为On时发生校准失败

此问题会影响DDR2和DDR3,LPDDR2,QDR II和RLDRAM II产品。

如果项目的QSF文件中包含以下设置,则Quartus II 11.0或更高版本中生成的基于UniPHY的存储器接口将针对Arria II GZ,Stratix III或Stratix IV器件进行校准失败:

set_global_assignment -name RELEASE_CLEARS_BEFORE_TRI_STATES ON

对于Quartus II软件12.0或更高版本中生成的基于Uniphy的存储器接口,针对Arria II GZ,Stratix III或Stratix IV器件,如果RELEASE_CLEARS_BEFORE_TRI_STATES设置为ON则在时序分析期间会出现以下消息:

This design has the QSF assignment RELEASE_CLEARS_BEFORE_TRI_STATES set to ON. UniPHY IP in Stratix III and Stratix IV is not compatible with this setting. Set the RELEASE_CLEARS_BEFORE_TRI_STATES assignment to OFF to resolve the issue.

解决/修复方法

在所有情况下,此问题的解决方法是确保将关键字设置为OFF:

set_global_assignment -name RELEASE_CLEARS_BEFORE_TRI_STATES OFF

请登录后发表评论

    没有回复内容