用于PCI Express的Arria V和Cyclone V硬IP的VHDL编译失败-Altera-Intel社区-FPGA CPLD-ChipDebug