在DDR3 / DDR2 SDRAM控制器IP中选择“启用重新排序”时,读取数据的返回顺序是否与请求的顺序相同?-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容