为什么SDI接收器在Stratix V或Arria V中存在锁定问题?-Altera-Intel社区-FPGA CPLD-ChipDebug