在具有UniPHY的DDR2和DDR3 SDRAM控制器中,未启用DM引脚的示例设计将失败-Altera-Intel社区-FPGA CPLD-ChipDebug