在具有UniPHY的DDR2和DDR3 SDRAM控制器中,未启用DM引脚的示例设计将失败Altera_wiki6年前发布50该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
没有回复内容