为什么使用高性能DDR控制器在SOPC Builder系统中使用高性能DDR控制器运行代码的Modelsim仿真在Quartus II 7.2中无限期运行?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么使用高性能DDR控制器在SOPC Builder系统中使用高性能DDR控制器运行代码的Modelsim仿真在Quartus II 7.2中无限期运行?

使用高性能DDR控制器运行的代码了DDR内存的SOPC Builder系统的仿真的ModelSim永远运行在Quartus®II软件7.2版本没有任何活动作为校准opreation从未完成由于PLL的设置问题。

要解决此问题,如果您使用的频率为133 MHz或266 MHz等,则必须将HP DDR Megafunction定义为运行在133.33或266.66 MHz等,例如133 MHz可能会导致PLL选择可能导致PLL的设置失去锁定。

此问题将在未来版本的IP内核和Quartus II软件中修复。

请登录后发表评论

    没有回复内容