DisplayPort像素时钟比TX链接时钟快6倍或更多时无图像输出

将DisplayPort TX内核配置为使像素时钟运行速度比TX链接时钟快至少6倍的任何配置时，图像可能无法显示在显示器上。

此问题是由DCFIFO中的周期性溢出引起的，该溢出跨越从像素时钟到链接时钟域的视频数据。例如，如果将TX内核配置为每个时钟1个像素，并且每个时钟4个符号配置为RBR（1.62 Gbps），4个通道以1856×1392 @ 75 Hz（18 bpp）发送，则会出现此问题。在这种特殊情况下，像素时钟为288 MHz，链路时钟为40.5 MHz。 DCFIFO将溢出，您将看不到图像输出。