当使用相同DSP IP核的多个变体时,为什么分析和综合失败?-Altera-Intel社区-FPGA CPLD-ChipDebug