在编译SystemVerilog输出网表时,为什么我会看到仿真工具中有关非法名称的错误?-Altera-Intel社区-FPGA CPLD-ChipDebug