在Quartus II软件版本12.0中使用Stratix V GX定制或低延迟PHY时,为什么ATX PLL REFCLK切换不能用于仿真?-Altera-Intel社区-FPGA CPLD-ChipDebug