在Quartus II软件版本12.0中使用Stratix V GX定制或低延迟PHY时,为什么ATX PLL REFCLK切换不能用于仿真?Altera_wiki6年前发布110该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
没有回复内容