为什么Quartus II软件在使用动态IOE延迟时会报告IOE延迟链的非零值?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么Quartus II软件在使用动态IOE延迟时会报告IOE延迟链的非零值?

I / O缓冲区(ALTIOBUF)宏功能用户指南 (PDF)中所述 ,如果使用宏功能动态设置D1,D5和D6,则在上电时,初始值为“0”。您可以动态更改值以满足您的设计需求。

但是,Quartus®II软件编译报告=> Fitter =>资源部分=>延迟链摘要报告将显示延迟的非零值。这仅用于时序分析目的。器件上电时,硬件中的值仍默认设置为“0”。

解决/修复方法

这在Quartus II软件10.1中已得到修复。
请登录后发表评论

    没有回复内容