视频和图像处理(VIP)IP核中并行像素的水平分辨率限制-Altera-Intel社区-FPGA CPLD-ChipDebug