我应该在Stratix II和Cyclone II器件的I / O时序分析中使用什么负载电容?-Altera-Intel社区-FPGA CPLD-ChipDebug

我应该在Stratix II和Cyclone II器件的I / O时序分析中使用什么负载电容?

版本4.1之前发布的Quartus II软件版本使用预定义的非零负载电容进行时序分析(例如,LVTTL输出的负载为10 pF)。这些预定义的电容值不包括可能的电路板结构和接收器负载,因此时序分析不如Quartus II软件指定的实际负载精确。

在Quartus II软件4.1中,除PCI和PCI-X(均为10 pF)外,Stratix II和Cyclone II器件使用新的时序模型,每个I / O标准的默认负载为0 pF。输出引脚负载仅影响时钟到输出(t CO )时序而不影响I / O性能。仿真设计的电路板延迟时间,包括电路板结构和接收器负载。如果您不希望仿真时序,Quartus II软件4.1为不同I / O标准的不同容性负载提供延迟加法器。可以使用“Output Pin Loading”逻辑选项在Quartus II软件中指定输出负载。

请登录后发表评论

    没有回复内容