为什么我的VHDL代码使用绝对函数（abs）在MAX +PLUS®II软件中无法正确执行？ （Synplicity Synplify版本5.1）

在VHDL设计文件中使用绝对函数（ abs ）时，Syplify软件版本5.1中存在综合错误。当负值通过此函数传递时，会给出一些不正确的值。

此问题已在Synplify软件版本5.1.5a，5.2.1及更高版本中得到纠正，可从Synplicity网站下载 。

Synplify软件版本5.2.1包括版本5.1.5a特性以及对APEX ^™ 20K器件系列的支持。