我可以在同一设计中使用从不同第三方工具创建的多个EDIF文件吗? (MAX +PLUS®II)-Altera-Intel社区-FPGA CPLD-ChipDebug

我可以在同一设计中使用从不同第三方工具创建的多个EDIF文件吗? (MAX +PLUS®II)

是的,您可以在同一设计文件中使用从不同第三方工具创建的多个EDIF文件。

创建一个顶级文件,可以是VHDL设计文件( .vhd ),Verilog HDL文件,图形设计文件( .gdf )或AHDL文件。使用VHDL或Verilog HDL顶级文件时,创建默认包含EDIF的文件,并在顶级文件中包含< filename > .inc文件。对于逻辑示意图顶级文件,请为EDIF文件创建默认符号,并将< design name > .sym文件插入顶级GDF。务必相应地连接信号。

打开MAX + PLUS II编译器,进入EDIF网表读取器设置 (接口菜单)。单击“ 自定义”按钮,为用于创建EDIF文件的第三方工具指定所有库映射文件( .lmf )。它们输入EDIF Netlist Reader Settings对话框的顺序无关紧要。 MAX + PLUS II软件在第一个LMF中查找组件(在EDIF中实例化)。如果组件不存在,MAX + PLUS II软件将搜索第二个LMF。

您还可以在其中一个综合工具中创建一个黑盒子,并将在另一个工具中综合的设计的所有I / O引脚声明为此黑盒子的端口。然后,可以综合整个设计,并将得到的EDIF文件放入MAX + PLUS II软件中。

请登录后发表评论

    没有回复内容