在Altera SRAM器件上,我可以安全地将最大输入电压应用于具有差分设置的I / O引脚?-Altera-Intel社区-FPGA CPLD-ChipDebug

在Altera SRAM器件上,我可以安全地将最大输入电压应用于具有差分设置的I / O引脚?

为确保在使用差分信号时不损坏Altera SRAM器件的I / O缓冲器,必须将差分输入电压(V ID )范围限制为: ID <V CCIO + 0.5 V

如果在此范围之外应用V ID, Altera不保证功能。为了接收和正确解释差分信号,您必须确保V ID符合该差分规范的准则。

请登录后发表评论

    没有回复内容