在SOPC Builder中使用ALTPLL生成这些时钟时，为什么我的SOPC Builder时钟在仿真中未定义？

这是Quartus®II10.x版软件的一个已知问题，与ALTPLL宏功能中’pfdena​​’的定义相关联，当“创建’pfdena​​’输入以选择性地启用相位/频率检测器”时未启用这个巨型功能。

此问题的解决方法在SOPC Builder系统的ALTPLL函数中启用此选项。这可以通过以下方式完成：

1. 打开您的SOPC Builder系统
2. 选择ALTPLL块，然后选择“编辑”
3. 在ALTPLL模块中，转到第2页（输入/锁定）并启用“创建’pfdena​​’输入以选择性地启用相位/频率检测器”。
4. 单击ALTPLL块中的Finish，Finish。
5. 重新生成SOPC Builder系统。
6. 从SOPC Builder中选择Run Simulation – 确保 正确设置 SOPC Builder 工具>选项… HDL仿真器选项路径。

此问题将在Quartus II软件的未来版本中修复。