为什么Quartus II软件生成的Early Power Estimator(EPE)文件(.csv)在EPE的Logic部分显示切换率大于100%?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么Quartus II软件生成的Early Power Estimator(EPE)文件(.csv)在EPE的Logic部分显示切换率大于100%?

当Quartus II时序约束不完整时,Quartus®II软件生成的EPE文件(.csv)显示EPE逻辑部分的切换率大于100%。例如,当未定义时钟时,逻辑切换率可以超过100%。逻辑部分中EPE的逻辑部分的切换速率应在0%到100%之间。

请登录后发表评论

    没有回复内容