为什么多通道收发器的串行线路在Qsys中显示为单通道?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么多通道收发器的串行线路在Qsys中显示为单通道?

收发器的顶层接收和发送通道在Qsys中可能看起来是单通道,但是一旦生成Qsys互连,HDL顶级输出将反映多通道宽度。

其他收发器I / O(例如tx_clkout重新实现多通道/绑定分配,并在Qsys内进行更改以显示其他通道,例如tx_clkout0tx_clkout1等。这些I / O反映在Qsys中,因此它们可用于Qsys互连。但是,顶级串行线通常从Qsys导出为导管,因此它们可能看起来是单通道而不是其他通道,例如rx_serial_data_0rx_serial_data_1等。

请登录后发表评论

    没有回复内容