AXI4总线互联模块源码

最近写了个支持在多家公司器件平台上使用的AXI4_INTERCONENCT模块，

支持功能:

• 可自定义ID、数据和地址位宽度
• 它支持地址空间的仲裁索引
• 它支持跨时钟域转换
• 它支持数据位宽转换
• 顶层文件axi_interconnect.v支持软件生成配置

缺陷:

• 当前版本不支持乱序爆发。
• cache、lock、QoS等辅助控制信号不支持每个接口独立配置。

源码提交在g’i’thub上，欢迎下载使用~

链接：mayiacao/axi4_interconnect: AXI4 bus interconnection module source code