在LatticeECP3器件中，每个专用时钟输入引脚与特定PLL配对。
该配对以时钟输入引脚与该PLL之间的专用连接的形式发生。
如果用户想直接从时钟输入引脚使用PLL，强烈建议他或她使用时钟输入引脚和PLL位置上的位置约束来使用正确的配对。如果不这样做，可能会导致时钟输入引脚和PLL之间的路由不当以及延迟时间过长。
要找到PLL位置和时钟输入引脚，您需要两个文档，可以在莱迪思的网站上找到。
第一个文件是
LatticeECP3 sysCLOCK PLL / DLL设计和使用指南 – TN1178
。
第二个文档是您设备的引脚分配电子表格，可在上面找到
LatticeECP3的
页。
对于第二个链接，您需要搜索设备的“引脚分配”电子表格（例如ECP3-17EA，ECP3-70E等）。
首先，在“PLL / DLL设计和使用指南”中，有一个表（表10-17）列出了每个PLL的所有PLL位置和首选焊盘。
在这里，您需要搜索您的设备并找到所需的PLL位置（第2列）。
找到所需位置后，查看哪个焊盘是所需PLL位置的首选焊盘。
接下来，您需要在“pinout”电子表格中找到首选打击垫的引脚名称。
这是查找PLL对及其首选引脚名称的过程的摘要。。您也可以反向使用此过程（即从引脚名称到PLL位置）。
。例如，假设您的设备是带有FPBGA484封装类型的LFE-70E，并且设备的时钟输入引脚是引脚“K6”。。所以你想要使用的第一个文件就是
。LatticeECP3-70E引脚
。。。为便于阅读，请使用Microsoft Excel打开pinout的.csv文件。
。在.csv中，找到标有“FPBGA484”的列。。在该列下，找到引脚“K6”。。对于此特定引脚，您会发现“Pin / Ball”列条目为“PL43E_D”。。请注意此条目，现在打开PLL / DLL设计和使用指南（TN1178）。
。在TN1178中，转到表10-17并找到“LatticeECP3-70 / 95”的子条目。。这是LFE-70E设备的信息所在。。现在找到您之前记下的“Pin / Ball”条目（即“PL43E_D”）。。根据此信息，通过查看具有“Pin / Ball”条目的行的第二列中的条目来定位PLL位置。。这是您选择的专用时钟输入的首选PLL（即“PLL_R43C5”）。
。简而言之，从上面的例子中，给定引脚名称“K6”，优选的PLL位置是“PLL_R43C5”。
没有回复内容