首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 379
关注 108
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
xilinx_wiki
FPGA编辑器2.1i:双击组件,不打开编辑块窗口。
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
4.1i XC4000 MAP-“FATALOLIGURATION:BASNC:BASNCHIDECT.C:263: 1.67 -找不到BEL……”
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
V2.1ICOREGEN:“错误:无法找到指定的浏览器/Ur/Studio/BI/AcRoad”/不能从HP上推出CaleGEN的Web浏览器和AcReRad
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
V2.1I COREGEN,Verilog,VHDL:新的HDL行为仿真流程不生成。VHD和V模型用于仿真
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
导师Xilinx接口2.1i:在Xilinx GUI中选择QuasSIM进行仿真后,我不知道TimeSim.End用于后端仿真
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
2.1i设计管理器-通过Mutor DM或通过示例的P&R选项卡运行PLDYDSGMGR,不能选择实现的选项
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
2.1I COREGEN:COREGEN可能会丢失已知项目列表中的所有条目,除了在多用户环境中创建的最后一个项目之外
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
在工作站上,NGDBuild不识别包含大写“.EDN”扩展的EDF网络列表。
xilinx_wiki
6年前发布
20
0
0
xilinx_wiki
创建高速HDL宏时的基础快件2.1i:“CONV:行X总线错误号”
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
MimeSIM(MXE,SE,PE)-VLog错误:“未解决的‘GLBL’引用”在尝试用Xilinx软件版本2.1i(或更高版本)(Verilog)仿真Verilog设计时发生。
xilinx_wiki
6年前发布
1
0
0
xilinx_wiki
仿真,UNISIM,SIMPREM -我如何使用“GLBL?V”模块在Verilog仿真?
xilinx_wiki
6年前发布
17
0
0
xilinx_wiki
基础Express:在综合过程中不能向后台发送“创建版本”窗口
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
V2.1,V1.5 I CelEGN,基础:由核心生成器生成的VIETEX块RAM在基础功能仿真中不正确地仿真初始值
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
2.1i FPGA编辑器-并不是每个命令都保存到.SCR、.out和.log文件。
xilinx_wiki
6年前发布
6
0
0
xilinx_wiki
2.1i FPGA编辑器-宏的引用位置不能更改
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
2.1i FPGA编辑器-在编辑菜单中,将相同的键盘快捷键(E)分配给2个ITMES
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
2.1i FPGA编辑器-编辑/添加宏外部引脚不会变得灰色的宏观外部引脚
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
FPGA编辑器-宏可以是分级的吗?
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
2.1i FPGA编辑器- AutoRouTE返回“错误:FPGA编辑器:356 -没有发现自动路由。”
xilinx_wiki
6年前发布
12
0
0
xilinx_wiki
2.1i FPGA编辑器-宏一旦添加到设计中,就无法删除
xilinx_wiki
6年前发布
11
0
0
xilinx_wiki
2.1i FPGA编辑器-选择ViTeX开关盒引脚有时突出旁边的引脚
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
3.1i XST -“完成:退出代码失败:0002”的VHDL设计与聚合信号结构
xilinx_wiki
6年前发布
10
0
0
xilinx_wiki
3.1i XST -“完成:退出代码失败:0002”的VHDL设计与指数算子,函数和过程。
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
91i FPGA编辑器-我如何选择和取消选择对象?
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
FPGA /设计编译器9910进位逻辑不是为4K架构推断的。
xilinx_wiki
6年前发布
4
0
0
xilinx_wiki
10.1平面规划-平面规划允许非法BUFG布局
xilinx_wiki
6年前发布
9
0
0
xilinx_wiki
10.1楼层规划/步伐/布局规划编辑器/平面图实现-不支持包含空间的微软Windows文件名
xilinx_wiki
6年前发布
7
0
0
xilinx_wiki
12.1定时-我的计时报告显示计时错误,我的设计中哪些问题导致这些错误?
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
2.1i COREGEN:核心生成器Web链接可能不使用2.1i安装期间指定的Web浏览器
xilinx_wiki
6年前发布
8
0
0
xilinx_wiki
如果iPad使用BUFG连接,则可以忽略1.5i VIETEXMAP/PAR时钟网络LOC约束。
xilinx_wiki
6年前发布
5
0
0
上一页
1
…
285
286
287
288
289
…
367
下一页
跳转
108人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
379
阅读
22.4W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则