首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 479
关注 142
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
大山雀
37天前发布
0次阅读
关注
提问
Vivado26.1开始必须要许可证了,但是官网没有获取方式?
打算26.1尝个鲜,官网说什么新的许可等级,没太在意然后没想到一启动Vivado就有惊喜:即使用最基础的功能,也需要许可证。倒是通...
评分
回复
分享
大山雀
37天前发布
0次阅读
关注
提问
突然识别不到自定义IP了
用了很久Vivado了,也用过很多次自定义ip,还是第一次碰到这种问题。又去回炉了自定义IP的创建方法,按照教程重新创建和设置IP仓...
评分
回复
分享
大山雀
2个月前发布
22次阅读
关注
为什么ZYNQ SOC的JTAG会这么不稳定,工作没法干了已经
我一共买过两块微相的,一块原子的,一块米联的和两块国产的pluto板子。下载器有四个:原子的,小梅哥的和一个盗版的Cable和一个我自己做的。其中只有原子那一块板子用起来很稳定,其他的JTAG都连接不稳定,微相和米联的板子大概有10%的概率连接失败。米联也...
评分
1
分享
叉烧豚骨面
2个月前发布
6次阅读
关注
vivado后仿发现问题
这样的话不应该delay要延迟一个周期吗,后仿发现只延迟一点点,不够一个周期啊
评分
回复
分享
大山雀
5个月前发布
52次阅读
关注
提问
关于Vivado开发理念想问。。
(个人观点预警)通过思考发现了编写子模块不一定非要封装成IP核;在自定义IP核项目中,原计划是按照赛灵思核开发板教程推荐的方式,写完后封装成IP核,然后在顶层的工程中调用IP,连接。由于此IP无法通过写tb进行验证,所以修改代码后需要先后综合IP的工程和...
评分
2
分享
Azzz
9个月前发布
15次阅读
关注
SRIOIP通信问题
目前DSP和FPGA之间通过SWRITE完成数据的双向通信,我在测试时发现 偶尔故障情况下buf_lcl_phy_buf_stat_out始终是5'b10000,且buf_lcl_response_only_out一直是1
评分
回复
分享
Deviltcx
9个月前发布
48次阅读
关注
FPGA,flash的存储问题,有没有大神帮我解决一下的,初学者,求求求求求了
纯逻辑代码编写,正点原子的学习视频,我使用了他们的例程flash代码,由于他们是自加的逻辑来进行验证,而我想存入我自己写的数据,我的设计是俩个模式,一个正常模式是输出解析完sbus的pwm信号,一共24个11位数据,一个设置模式是存入这些pwm值,然后我将其...
评分
回复
分享
Hazy
11个月前发布
99次阅读
关注
提问
USB3.0数据采集系统谁能帮忙实现
USB3.0数据采集系统谁能帮忙实现
评分
回复
分享
zhenfanhei
12个月前发布
22次阅读
关注
OSERDES2要配合BUFIO2吗?如果使用不在同一BANK的IO做为时钟要怎么处理呢?
大家好,新手使用spartan6的OSERDES2搞lvds输出, 仿真正常.BANK0做为单端输入28bit单端数据,CLK没接在GCLK引脚BANK1做为LVDS输出, 必须要bank1的GCLK脚接入时钟才行吗?可以使用PLL或者DCM来驱动吗?谢谢大家!
评分
回复
分享
FDD-RTL
12个月前发布
21次阅读
关注
提问
GT设置 Combine plus/minus commas
GT_WIZARD IP中在对齐中有一个选项: Combine plus/minus commas ,看手册描述是如果使能该选项,则MCOMMA和PCOMMA模式将合并,comma对齐模块将在串行流中搜索两个K码,实现16b或20b的K码对齐功能。有点疑问,勾选后需要在接收端连续检测两个BC。那怎么分辨两...
评分
回复
分享
15124424980
12个月前发布
56次阅读
关注
EDA和fpga的区别
简单来说,EDA是“工具”,而FPGA是“材料”。用一个比喻来理解:EDA 就像是建筑师和工程师使用的一整套设计软件和工具(如AutoCAD, Photoshop, 结构仿真软件等)。FPGA 就像是一块可塑性极强的万能建材(比如乐高积木),你可以用它来搭建出房子、汽车、机...
评分
回复
分享
sunnyyyyy
12个月前发布
58次阅读
关注
fpga为什么IO 换一个约束引脚,绕线失败
请教一下前辈,1.FPGA为什么换一个线就绕线失败当前资源占用:swd 下载口引出在1.8v的IO上,想换一个3.3V的引脚,结果发现只修改...
评分
1
分享
大山雀
1年前发布
23次阅读
关注
求助!自定义IP核无法再次修改
在调试一个自定义IP核,发现对IP核工程里的.v源文件做的修改无效。排查后发现是顶层工程会复制一份源文件到.gen目录里,架空了原本的源文件。好比我的自定义IP核里的源文件是LOGIC.v,顶层工程在导入IP时会复制一个LOGIC1.v来并以此为准,对LOGIC.v的修改并不...
评分
回复
分享
kidma666
1年前发布
36次阅读
关注
提问
mcp41XXX调试,CS引脚无法拉低
XDC:set_property -dict {PACKAGE_PIN AP10 IOSTANDARD LVCMOS33} [get_ports mcp41_cs_n] set_property -dict {PACKAGE_PIN AL10 IOSTANDARD LVCMOS33} [get_ports mcp41_sclk] set_property -dict {PACKAGE_PIN AM10 IOSTANDARD LVCMOS33} [get_ports mcp41...
评分
1
分享
cbclove
1年前发布
21次阅读
关注
提问
求助大佬,我想实现点击一次按键实现相位突变,但是我的代码不知道为什么相位一直不改变,哪位好心大佬帮忙讲解一下
`timescale 1ns / 1ps module top(input sclk ,input srst_n , //锟斤拷一路ADC input [9:0] ad_data_1 , //锟斤拷一路ADC锟斤拷锟斤拷 input...
评分
回复
分享
史志豪
1年前发布
34次阅读
关注
提问
fpga开发遇到的问题
当我使用mrcc作为时钟输出时,最终的结果正常,不过我用srcc作为输出时钟的时候结果就不太理想,然后他俩都用600m的差分时钟,这...
评分
回复
分享
BinMu
1年前发布
21次阅读
关注
提问
小白求助-FPGA上SMA接口使用咨询
各位老师,我需要使用FPGA上的SMA接口控制外部仪器,但我的FPGA上没有GPIO SMA我是否可以用SMA_CLK输出一个使能信号?
评分
回复
分享
劳动党党鞭
1年前发布
184次阅读
关注
vivado联合modelsim仿真,modelsim无法正常弹出求助
刚拿到师兄的工程,他用vivado自带的仿真的时候会有正常的波形,而且代码已经上过板子了,不会有问题。但是我用modelsim仿真的时候modelsim根本弹不出来,会一直加载,无奈只能手动取消。这个工程里面有一个模块是用simulink生成的,里面的.v文件特别多,当不...
评分
回复
分享
Twinkle
1年前发布
82次阅读
关注
提问
请教如何解决使用clocking wizard生成时钟抖动很大
使用Zynq UltraScale+ ,ex_clk_in和ex_clk_out_200M都连接外部io BANK45 3.3V输入输出
评分
1
分享
niuniuniu
1年前发布
24次阅读
关注
提问
怎么充值呢
怎么充值呢
评分
1
分享
蜡笔小小新
1年前发布
74次阅读
关注
DA转换问题
DA转换出来的结果跟我FPGA生成的数字信号频谱不一致,采样率250M,数字信号设计频率在103M,但是DA转换后频率落在了86M上,其他...
评分
2
分享
一切从凌开始
1年前发布
52次阅读
关注
FPGA采集camer link数据出现彩色光晕
使用DS90CR288A与DS90CR287作为camera link的编解码芯片,通过工业相机产生彩条数据,FPGA进行转发到相应的采集卡,使用软件抓取数据,表明彩条数据正确,而采集实际的数据,会出现彩色光晕,这一块是因为什么呢?
评分
回复
分享
梅德帕德
1年前发布
69次阅读
关注
新手求助verilog简单问题
为什么modelsim里out和counter都是高阻态,求助各位大佬,谢谢
评分
2
分享
南路一號
1年前发布
20次阅读
关注
提问
KV260使用HDMI接口进入了命令行模式,但无法连接键盘
如何进入KV260上的linux系统啊?命令行显示:petaLinux 2021.1 xilinx-k26-starterkit-2021_1 tty1xilinx-k26-starter-2021_1 login:但usb连接键盘,键盘没反应,我怎么输入呢?求教大佬
评分
回复
分享
yinhk
2年前更新
460次阅读
关注
ADS52J90开发笔记(5)—LVDS_16通道_12bit_80MSPS数据采集
1,硬件工作环境
ADC:ADS52J90。FPGA:kintex7。供电:12V/4A 直流电源。该板卡最多外接32通道2Vpp模拟信号以及20路外部触发信...
+9
评分
回复
分享
lzzlzzlzz
2年前发布
59次阅读
关注
DFB激光器的稳频系统。用FPGA做
我目前要做的是DFB激光器的稳频。目前差一个数字电路的稳频系统,我打算用FPGA来实现。要求:一个ADC(内置或者外接的模块)八通道以上,来采集8路电压信号,通过主控处理,再由2路输出的DAC来控制激光器,,相当于一个反馈系统,用到的算法可能有PID之类的(...
评分
回复
分享
xrxxxxxx
2年前发布
51次阅读
关注
adc模块需求
采样率mhz级别,就是同时要多通道(至少4通道),用于axu9egb(Zynq UltraScale+ MPSoC)上实现对模拟信号的高速采集。请问哪种型号的adc模块能够满足
评分
1
分享
waitingforlove
2年前发布
93次阅读
关注
把fpga模拟成其它硬件的学习路径?
需要学习多少小时可以出师?
评分
1
分享
BinMu
2年前发布
42次阅读
关注
提问
小白求助-关于FMC接口引脚的设置
如果将一个FMC接口与FPGA连接,但PCB上FMC接口的PRSNT_M2C_L引脚设置为了悬空,并未连接到地,请问这样影响FMC接口的正常使用吗
评分
回复
分享
asunami
2年前发布
70次阅读
关注
提问
想请问下有没有不使用ip核编写rom的资料?
ip核被ban了用不了,找了好久没有不用ip核编写rom的资料,想来求助下各位佬有没有相关资料。
评分
1
分享
1
2
3
…
368
下一页
跳转
142人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
479
阅读
33.2W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
本站需使用邀请码注册
部分邀请码还可获取丰厚奖励
获取邀请码请与客服联系
请填写邀请码
继续
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则