首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
分享
FPGA CPLD
Xilinx-AMD
帖子 1.1W+
互动 459
关注 132
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
超级版主
发布
全部
最新发布
最新回复
热门
精华
Hazy
提问
USB3.0数据采集系统谁能帮忙实现
Hazy
5天前回复
19
2
0
zhenfanhei
OSERDES2要配合BUFIO2吗?如果使用不在同一BANK的IO做为时钟要怎么处理呢?
zhenfanhei
1个月前发布
13
0
0
FDD-RTL
提问
GT设置 Combine plus/minus commas
FDD-RTL
1个月前发布
6
0
0
15124424980
EDA和fpga的区别
15124424980
1个月前发布
17
0
0
sunnyyyyy
fpga为什么IO 换一个约束引脚,绕线失败
1
sunnyyyyy
36天前回复
11
1
0
大山雀
求助!自定义IP核无法再次修改
大山雀
2个月前发布
8
0
0
kidma666
提问
mcp41XXX调试,CS引脚无法拉低
kidma666
3个月前回复
20
1
0
cbclove
提问
求助大佬,我想实现点击一次按键实现相位突变,但是我的代码不知道为什么相位一直不改变,哪位好心大佬帮忙讲解一下
cbclove
3个月前发布
13
0
0
史志豪
提问
fpga开发遇到的问题
1
史志豪
3个月前发布
24
0
0
BinMu
提问
小白求助-FPGA上SMA接口使用咨询
BinMu
4个月前发布
13
0
0
BertramChen
Vivado2022.2更新,新特性值得关注
1
BertramChen
4个月前回复
260
1
0
劳动党党鞭
vivado联合modelsim仿真,modelsim无法正常弹出求助
劳动党党鞭
4个月前发布
85
0
0
Twinkle
提问
请教如何解决使用clocking wizard生成时钟抖动很大
1
Twinkle
4个月前回复
40
1
0
niuniuniu
提问
怎么充值呢
niuniuniu
5个月前回复
19
1
0
蜡笔小小新
DA转换问题
2
蜡笔小小新
4个月前回复
27
2
0
一切从凌开始
FPGA采集camer link数据出现彩色光晕
一切从凌开始
6个月前发布
45
0
0
梅德帕德
新手求助verilog简单问题
2
梅德帕德
4个月前回复
50
2
0
南路一號
提问
KV260使用HDMI接口进入了命令行模式,但无法连接键盘
南路一號
8个月前发布
12
0
0
yinhk
ADS52J90开发笔记(5)—LVDS_16通道_12bit_80MSPS数据采集
13
yinhk
10个月前发布
258
0
0
lzzlzzlzz
DFB激光器的稳频系统。用FPGA做
lzzlzzlzz
10个月前发布
53
0
0
xrxxxxxx
adc模块需求
xrxxxxxx
8个月前回复
42
1
0
waitingforlove
把fpga模拟成其它硬件的学习路径?
waitingforlove
11个月前回复
77
1
0
BinMu
提问
小白求助-关于FMC接口引脚的设置
BinMu
11个月前发布
34
0
0
asunami
提问
想请问下有没有不使用ip核编写rom的资料?
asunami
3个月前回复
41
1
0
Azzz
时序约束问题
1
Azzz
1年前发布
69
0
0
seelok
已解决
ip核显示灰色不可用,请各位大佬帮忙解答下
seelok
10个月前回复
177
2
0
设计中国芯
已解决
FPGA转ASIC是一个趋势吗?
设计中国芯
4个月前回复
263
4
0
chenning
提问
auraro 64B66B 如果把回环模式改为000 那么channel_up 就一直为低 但是如果改为010 channel_up 就能为高了,为什么会这样?
chenning
1年前发布
48
0
0
delete
提问
大模型在FPGA上做加速
delete
11个月前回复
122
7
0
xiaobing
提问
fpga管脚约束文件怎样为信号选择合适的管脚和电平?
xiaobing
1年前发布
49
0
0
1
2
3
…
368
下一页
跳转
132人已关注
分享
Xilinx-AMD
赛灵思是FPGA、可编程SoC及ACAP的发明者, 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持,可推动跨行业和多种技术的快速创新- 从消费电子类到汽车类再到云端。
发布
关注
帖子
1.1W+
互动
459
阅读
27.1W+
搜索
开启精彩搜索
最新的帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则