Lattice-莱迪斯 FPGA 调试开发分享

首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具New

发布开通会员

黄金会员

全站资源约8折购买
部分内容免费阅读
VIP用户专属版块

开通黄金会员

钻石会员

全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导

开通钻石会员

简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский

简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский

首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具New

开通会员尊享会员权益

Lattice-莱迪斯-ChipDebug

Lattice-莱迪斯

帖子 1894互动 1088关注 37

莱迪思半导体公司是美国的一家半导体公司，专门从事低功耗，现场可编程门阵列的设计和制造。

Lattice-莱迪斯-ChipDebug

3名版主发布

全部
最新发布
最新回复
热门
精华

等级-LV1-ChipDebug

8年前发布20次阅读

ispVM系统中的USB和USB2电缆类型有什么区别？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布39次阅读

哪些操作系统由ISPVM支持？

在当前版本的ISPVM中支持的操作系统列出在ISPVM系统帮助程序中。使用ISPVM实用程序&安装/卸载并行端口驱动程序和USB驱动器。ISPVM版本17.1支持以下操作系统：Windows 7，Vista 32位，WindowsXP，Windows 2000Linux：红帽企业V3和V4UNIX：Solaris 2.8

评分

等级-LV1-ChipDebug

8年前发布15次阅读

我应该将下载电缆上的所有JTAG信号连接到我的电路板吗？

使用USB或并行ispDOWNLOAD电缆时，连接“flywire”信号：VCC，TDO，TDI，TMS，GND和TCK。
某些旧设备需要ispEN（使能引脚）和ispTRST（复位引脚）。参考特定器件的数据手册，确定是否需要这两个引脚。
可选信号，通常用于FPGA器件：
PROG - 启用设备编程

评分

等级-LV1-ChipDebug

8年前发布46次阅读

如何清除ispVM文件菜单中的默认/最近项目（.xcf）？

启动ispVM时，如果存在默认文件，则会打开默认XCF文件。它还保留了最近打开的XCF文件的列表。
这些文件保存在c：\ WINDOWS \ ispVM.ini下的文件中。要删除默认/最近项目（XCF），请执行以下操作之一：
删除文件。将在ispVM的下一个会话中创建新文件。
。编辑...

评分

等级-LV1-ChipDebug

8年前发布34次阅读

如何解决ISP下载电缆和板电源设置问题？错误：检测到ISP下载电缆。但是，板电源没有打开。

这个错误有几种不同的可能性。下面是要检查的东西（以最有可能最不可能的顺序）：检查板是否有动力（明显）。检查电缆信号是否正确连接到板头。检查零件是否被炸掉。这通常是不可行的，但容易的替代是使用另一个板。如果两个板都有这个问题，那么它可能不是一...

评分

等级-LV1-ChipDebug

8年前发布23次阅读

ispVM可以控制JTAG TCK占空比和/或频率吗？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布64次阅读

什么可能导致ispVM系统工具中的“JTAG-NOP”错误消息？

“JTAP-NOP”表示检测到设备，但其JTAG IDCODE不在ispVM系统数据库中。可能会出现以下几种原因：
该设备是较新的莱迪思设备，您正在使用的ispVM系统版本尚不支持该设备。安装最新版本的ispVM System将提供最新的设备数据库。
安装ispVM System时，莱迪思设备...

评分

等级-LV1-ChipDebug

8年前发布43次阅读

ispVM Embedded是否支持我使用的莱迪思器件？

ispVM Embedded几乎支持所有莱迪思JTAG器件。要查看支持的设备的详细列表，请参阅Diamond安装目录中的编程工具用户指南。
转到Diamond安装目录/ docs / manuals / programming_ug.pdf

评分

等级-LV1-ChipDebug

8年前发布24次阅读

我的移位寄存器被推断为使用RAM不是LUTS，我怎样才能防止这个？溶液1溶液2

解决方案1该合成工具将确定是否基于某些标准实现顺序移位寄存器作为寄存器、分发RAM或块RAM。用户可以通过指定“SythRAMSype”或“SythSrLyStle”属性来选择不同的实现。属性可以应用于全局、模块或RAM实例。有关语法和属性值的更多细节，请参阅联机帮助SypPr...

评分

等级-LV1-ChipDebug

8年前发布18次阅读

如何通过“ispUpdate”升级Synplify软件？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布22次阅读

在哪里可以找到有关通过命令行运行ActiveHDL的信息？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布54次阅读

当我通过Windows远程桌面打开Diamond时，为什么会出现许可证错误？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布18次阅读

为什么ispLEVER Classic不支持我过时的设备？

一些过时的设备不包含在莱迪思的过时设备包中，因此在ispLEVER Classic中不受支持。我们可以将ispDesignEXPERT 8.4许可到PC C：驱动器磁盘ID。。请联系lic_admin@latticesemi.com了解更多详情。

评分

等级-LV1-ChipDebug

8年前发布13次阅读

什么是PAR策略自动保持时间校正用于？

自动保持时间校正控制路由器是否将自动插入额外的导线以补偿受影响的寄存器上的保持时间违反。自动保持时间校正对您的设置时间有负面影响。如果设置时间更为关键，请关闭此选项。默认的是MaXo设备和所有其他FPGA的关闭。

评分

等级-LV1-ChipDebug

8年前发布22次阅读

我的应用需要辐射硬化包装，我有哪些选择？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布16次阅读

如何阅读莱迪思器件的大量代码？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布43次阅读

我在哪里可以找到设备的“时间失效”（FIT）率？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布12次阅读

我在哪里可以找到我的设备的包装视图？

您可以在我们的Packaging Diagrams数据表中找到机械包装图：
http://www.latticesemi.com/view_document?document_id=213
Lattice Diamond项目导航器主菜单中带有设计引脚的封装视图选择：
工具 - ＆gt;包视图

评分

等级-LV1-ChipDebug

8年前发布9次阅读

我的应用会使器件受到机械应力，如何改善BGA焊接连接？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布24次阅读

我的设备有3.3V VCCIO，设备IO可以直接驱动LED吗？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布16次阅读

格构机模型ESD测试？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布70次阅读

如何创建单个位文件来从一个SPI Flash编程两个FPGA？

如图15-2所示
LatticeECP2 / M sysCONFIG使用指南 - TN1108
，用户可以从一个SPI闪存配置两个Lattice FPGA。第一个器件在SPI模式下编程，而第二个器件在从器件串行模式下编程。
但是，要使用此配置，您需要创建一个包含两个设备编程的合并位文件。以下是创建...

评分

等级-LV1-ChipDebug

8年前发布22次阅读

如何显示Active-HDL波形编辑器中列出的信号的层次结构？

要查看层次结构，您需要从波形编辑器的列标题中启用此功能。
打开Active-HDL波形编辑器。
将鼠标移到波形编辑器顶部的列标题上（例如“名称”，“值”等）。
右键单击“列” - ＆gt; “层次”

评分

等级-LV1-ChipDebug

8年前发布27次阅读

如何保存我在Active-HDL波形编辑器中的波形列表以供日后使用？

你可以使用
'格式'
命令这样做。该
格式

评分

等级-LV1-ChipDebug

8年前发布54次阅读

LatticeECP3中的LVDS IO有哪些可用选项？

LatticeECP3提供输入和输出LVDS缓冲器。
LatticeECP3器件包括所有存储区中的差分接收器。左右两侧有内部差分端接，包括存储体2,3,6和7（存储体3和6确实包围器件的底角）。这就是说，包括差分终端的输入可以由用户编程以利用终端。 LatticeECP3包括80,100和120...

评分

等级-LV1-ChipDebug

8年前发布14次阅读

为什么我的LogiBu建器设计无法编译？Pac设计器失败：F139009无效的节点分配信号“引脚分配”。

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布21次阅读

我的顶级设计和测试平台是VHDL，但我的一些较低级别的模块是Verilog。如何与Aldec进行混合语言模拟？

对于Aldec的Active-HDL，莱迪思为Verilog和VHDL提供了预编译库。所有以名称“ovi_”开头的库都是预编译的Verilog库，而没有“ovi_”的库是等效的预编译VHDL库。。例如，“ovi_ecp3”用于LatticeECP3 Verilog库，“ecp3”用于LatticeECP3 VHDL库。。对于混合语...

评分

等级-LV1-ChipDebug

8年前发布70次阅读

如何在设计中使用全局集重置（GSR）？我需要使用我的设计中的GSR符号或组件来使用MachXO设备的GSRN PIN吗？

对于格子MaMxO器件，在器件上电时，所有的寄存器将在器件上电时复位，只要上电序列是干净的。这将发生在用户没有任何额外努力的情况下。软件将评估设计，如果存在寄存器重置，它通常会将其中一个分配给设备中的GSR资源。该GSR资源包括设备内的复位信号的首选...

评分

等级-LV1-ChipDebug

8年前发布59次阅读

我应该将外部时钟源连接到PCLK引脚或器件的PLL_T引脚吗？

如果您不使用PLL或不知道您是否将使用PLL，那么我建议您将外部时钟连接到PCLK引脚。如有必要，它仍然可以通过软件路由到PLL。
PCLK引脚提供最短路径，因此延迟时钟信号到达FPGA中的主时钟布线资源。这就是为什么这是用于主时钟的首选引脚。
。与使用PLL_T（首...

评分

等级-LV1-ChipDebug

8年前发布26次阅读

在哪里可以找到设备的平均故障间隔时间（MTBF）？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

上一页 1…18 192021 22…64 下一页跳转

37人已关注

Lattice-莱迪斯-ChipDebug

Lattice-莱迪斯

莱迪思半导体公司是美国的一家半导体公司，专门从事低功耗，现场可编程门阵列的设计和制造。

帖子

1894

互动

1088

阅读

17.3W+

搜索

开启精彩搜索

最新的帖子

chipdebug是一个专业的芯片开发调试分享社区，这里是电子工程师分享开发资料，调试经验的社区。
合作、删帖请联系 admin@chipdebug.com
Copyright © 2022 · ChipDebug · 由 ChipDebug 强力驱动.

在手机上浏览此页面

登录

没有账号？立即注册

邮箱

验证码

记住登录账号密码登录

用户名/手机号/邮箱

登录密码

记住登录找回密码 | 免密登录

注册

已有账号，立即登录

本站需使用邀请码注册

部分邀请码还可获取丰厚奖励
获取邀请码请与客服联系

请填写邀请码

设置用户名

手机号或邮箱

验证码

设置密码

重复密码

注册即表示同意用户协议、隐私声明

欢迎光临！

ChipDebug入站需知

如发现帐号发垃圾帖或垃圾评论的一律封号！

ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行注册

登录注册找回密码积分规则