Lattice-莱迪斯 FPGA 调试开发分享

首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具New

发布开通会员

黄金会员

全站资源约8折购买
部分内容免费阅读
VIP用户专属版块

开通黄金会员

钻石会员

全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导

开通钻石会员

简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский

简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский

首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具New

开通会员尊享会员权益

Lattice-莱迪斯-ChipDebug

Lattice-莱迪斯

帖子 1894互动 1088关注 37

莱迪思半导体公司是美国的一家半导体公司，专门从事低功耗，现场可编程门阵列的设计和制造。

Lattice-莱迪斯-ChipDebug

3名版主发布

全部
最新发布
最新回复
热门
精华

等级-LV1-ChipDebug

8年前发布18次阅读

我可以并行运行多个位置和路由（PAR）吗？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布19次阅读

ispLEVER Classic警告“P38088：平衡分区关闭”是什么意思？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布19次阅读

我如何生成一个更小的iBIS模型文件，它只包含在我的项目中定义的IO类型？

情境：来自网格网站的一个IIS模型文件包括一个设备可以被设置的所有可编程的IO类型，但是IIS模型文件非常大，对于一些模拟器，可以基本上减慢模拟设置时间。希望有一个IIS模型文件，该文件只包含项目使用的IO模型类型，以降低IIS模型的大小并加快仿真设置。答...

评分

等级-LV1-ChipDebug

8年前发布36次阅读

当我得到“par：无法将设计转储到文件”消息时，我该怎么办？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布17次阅读

我应该在设计中为差分信号生成正负侧，然后直接将它们分配给一对中的两个焊盘吗？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布63次阅读

Lattice Diamond可以在客户端PC机上远程运行吗？

您可以按照以下步骤在客户端PC上远程运行Lattice Diamond：
按照以下步骤在服务器PC上安装Lattice Diamond
适用于Windows的Diamond安装指南
在服务器上共享Lattice Diamond安装目录

评分

等级-LV1-ChipDebug

8年前发布14次阅读

当试图编译ISPLION经典中的示意图时，它显示了“丢失PIN名称”错误。我该怎么办？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布16次阅读

我如何知道要保存的强制Lattice Diamond文件，以便我以后可以重新生成比特流？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布35次阅读

ISPAC-POWR1014上的I2C输入有滞后现象吗？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布98次阅读

什么原因导致设计无法编译错误F38？它还说无效的P38031。

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布20次阅读

是否有硬件资源帮助我实现输入保持需求？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布17次阅读

应如何在Lattice PCIe（外围组件互连高速）核心用户界面上实现’tx_req’端口，以获得更好的传输吞吐量？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布24次阅读

我在哪里可以找到ispVM系统软件的当前版本和旧版本之间的差异？

修订历史记录在安装时放入计算机上的目录中。检查ispVM系统安装目录中的readme.txt文件的修订历史记录部分。。即\ ispvmsystem \ readme.txt它列出了所有以前的版本以及该版本中所做的更改。

评分

等级-LV1-ChipDebug

8年前发布14次阅读

为什么我在MAXDELAY偏好的跟踪报告中得到“0项得分”结果？

每当跟踪报告中显示“0项”时，您将需要检查该路径是否被另一个约束覆盖。例如，INPUT_SETUP约束的优先级高于MAXDELAY约束。。不会计算同一网络上的两个约束，只有最高优先级的约束，导致另一个约束的跟踪报告中的“0项评分”消息。。检查同一路径上是否有多...

评分

等级-LV1-ChipDebug

8年前发布16次阅读

有没有一种方法来划分PRIMARY时钟网络？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布88次阅读

如何在LatticeECP3器件中找到首选PLL及其专用时钟输入引脚的位置？

在LatticeECP3器件中，每个专用时钟输入引脚与特定PLL配对。该配对以时钟输入引脚与该PLL之间的专用连接的形式发生。如果用户想直接从时钟输入引脚使用PLL，强烈建议他或她使用时钟输入引脚和PLL位置上的位置约束来使用正确的配对。如果不这样做，可能会导致...

评分

等级-LV1-ChipDebug

8年前发布56次阅读

SDEDE输入电压阈值能被修改以迫使SerDES进入复位状态吗？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布25次阅读

How do I run the hold time correction when the number of hold time violations exceed 250?

当用户在ispLEVER中启用“自动保持时间更正”选项作为PAR（布局布线）属性之一时，用户可能会看到如下警告消息：
“警告 - 参数：将跳过保持时间优化过程，因为设计当前有1451个保持时间违规，超出限制（默认值为250）。要更改默认值，请阅读在线帮助。”
PAR...

评分

等级-LV1-ChipDebug

8年前发布27次阅读

MachXO2输入数据延迟DELAYE模块的每一步的延迟值是多少？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布24次阅读

如何在设备实现期间禁用不相关的时钟域交叉？

包含时钟域交叉的定时路径是两个寄存器之间的路径，这两个寄存器由两个时钟提供时钟。在使用Place和Route TRACE执行时序分析后，此类时序路径通常具有以下源和目标报表形式：
资源：
FF Q U_my_reg_1_1 / q（来自CLK_A +）
目的地：

评分

等级-LV1-ChipDebug

8年前发布65次阅读

使用LatticeECP2 / M动态时钟选择（DCS）时用户需要考虑什么？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布22次阅读

格子为MaxxO2器件在大气中子作用下提供任何测试数据吗？

MACHXO2产品系列的可靠性报告具有软错误率（SER）测试数据。进行SER测试，以表征SRAM存储和器件逻辑元件对高能中子和α粒子辐射的敏感性。由这些粒子的冲击引起的电荷可以聚集在器件中的敏感节点上，并导致器件内部电状态的变化。虽然这些更改不会对设备造成...

评分

等级-LV1-ChipDebug

8年前发布12次阅读

-M和设备速度等级HOLD分析有什么区别？

与设备速度等级HOLD分析相比，-M速度等级HOLD分析是对设计中HOLD时间的更保守分析.HOLD分析通常导致最坏情况HOLD。但是，在某些情况下，最糟糕的情况是在设备速度等级分析中发生。。建议用户同时执行-M和设备速度等级HOLD分析。。这样，所有最坏的情况都被涵...

评分

等级-LV1-ChipDebug

8年前发布18次阅读

为什么在Slat SPI模式下编程时，除了LatticeXP2-40之外，每个LatticeXP2 FPGA都需要填充位？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布40次阅读

Windows设备管理器显示“代码10：设备无法启动”，无法安装驱动程序使得ispVM系统无法通信

有时ispVM系统将无法与USB端口上连接的硬件进行通信。这是由于没有适当的驱动程序。。莱迪思安装工具和驱动程序需要管理权限。。在安装任何USB /并行端口驱动程序时，用户可能会遇到一个问题，其中显示“代码10：设备无法启动”的错误消息。要解决此问题，用...

评分

等级-LV1-ChipDebug

8年前发布24次阅读

我需要购买“28引脚转换器”来使用我的Model 300编程器对莱迪思器件进行编程吗？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布11次阅读

格型ISPVM系统软件支持的JTAG多链设计是什么类型的？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布29次阅读

如何提高使用嵌入式Block RAM（EBR）的FPGA设计的性能？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

8年前发布29次阅读

是否有可能在Lattice Diamond / ispLEVER中生成门级网表以评估IP内核？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布42次阅读

为什么ISPLEVER在版本8.2发布后LATTICE冻结会发生？

DIAMOND是下一代FPGA的设计环境。DIAMOND利用ISPLIVEN所使用的引擎，并提供流量控制和GUI更适合格的战略目标，以提供创新的流量目标低功耗和成本敏感的FPGA应用。通过把精力集中在这个新的平台上，我们将能够达到规模经济，我们需要让我们对新的市场需求和机...

评分

上一页 1…53 545556 57…64 下一页跳转

37人已关注

Lattice-莱迪斯-ChipDebug

Lattice-莱迪斯

莱迪思半导体公司是美国的一家半导体公司，专门从事低功耗，现场可编程门阵列的设计和制造。

帖子

1894

互动

1088

阅读

17.3W+

搜索

开启精彩搜索

最新的帖子

chipdebug是一个专业的芯片开发调试分享社区，这里是电子工程师分享开发资料，调试经验的社区。
合作、删帖请联系 admin@chipdebug.com
Copyright © 2022 · ChipDebug · 由 ChipDebug 强力驱动.

在手机上浏览此页面

登录

没有账号？立即注册

邮箱

验证码

记住登录账号密码登录

用户名/手机号/邮箱

登录密码

记住登录找回密码 | 免密登录

注册

已有账号，立即登录

本站需使用邀请码注册

部分邀请码还可获取丰厚奖励
获取邀请码请与客服联系

请填写邀请码

设置用户名

手机号或邮箱

验证码

设置密码

重复密码

注册即表示同意用户协议、隐私声明

欢迎光临！

ChipDebug入站需知

如发现帐号发垃圾帖或垃圾评论的一律封号！

ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行注册

登录注册找回密码积分规则