该帖子部分内容已隐藏
付费阅读
10积分
The purpose of this book is to provide a practical approach to managing security in
FPGA designs for researchers and practitioners in the electronic design automation
(EDA) and FPGA communities, including corporations, industrial and government
research labs, and academics. This book combines theoretical underpinnings with
a practical design approach and worked examples for combating real world threats.
To address the spectrum of lifecycle and operational threats against FPGA systems,
a holistic view of FPGA security is presented, from formal top level specification
to low level policy enforcement mechanisms, which integrates recent advances in
the fields of computer security theory, languages, compilers, and hardware. The
net effect is a diverse set of static and runtime techniques that, working in cooperation, facilitate the composition of robust, dependable, and trustworthy systems using
commodity components.
We wish to acknowledge the many people who helped us ensure the success of
our work on reconfigurable hardware security. In particular, we wish to thank Andrei
Paun and Jason Smith of Louisiana Tech University for providing us with a Linuxcompatible version of Grail+. We also wish to thank those who gave us comments
on drafts of this book, including Marco Platzner of the University of Paderborn, and
Ali Irturk and Jason Oberg of the University of California, San Diego. This research
was funded in part by National Science Foundation Grant CNS-0524771 and NSF
Career Grant CCF-0448654.
该帖子部分内容已隐藏
付费阅读
3积分
SOPC 必将成为未来 IC 发展的趋势,实时操作系统 uClinux 在软核 NiosⅡ上
的成功移植对于嵌入式产品的开发有重要的意义。
本文首先介绍了 NiosⅡ和 uClinux 然后论述了 uClinux 和 DE2 开发板的一些重要
特性以及如何利用 QuartusⅡ、SOPC Builder 等软件工具来构建一个以 NiosⅡ处理器
为核心的硬件平台。
这个硬件平台为 uClinux 操作系统提供了 4M 的 flash,8M 的 sdram 和 DM9000
以太网控制器等外围设备。在已经构建成功的硬件平台上编写的几个中断测试程序,
用于验证刚建立的硬件和熟悉如何在 NiosⅡIDE 中编写程序。
接着分析嵌入式操作系统 uClinux 的内核结构、内存管理、多进程处理、针对实
时性的解决方案和开发环境,对 uClinux 有一个深刻的认识,会下一步研究开发很有
帮助。
在从理论上叙述了内核、内核配置、文件系统三者之间的关系和各自的作用之后,
就详细介绍如何通过 NiosⅡIDE 和 NiosⅡSDK Shell 将 uClinux 操作系统下载到 flash
中。
该帖子部分内容已隐藏
该帖子内容已隐藏
该帖子部分内容已隐藏
该帖子部分内容已隐藏
该帖子部分内容已隐藏
付费阅读
3积分
Nios嵌入式处理器是用户可配置的通用RISC嵌入式处理器,它是一个非常灵活和强大的处理器。Nios处理器的易用和灵活已经使它成为世界上最流行的嵌入式处理器。
嵌入式设计者利用SOPC Builder系统开发工具能够很容易地创建自己的处理器系统。SOPC Builder可用于集成一个或多个可配置的带有许多标准外围设备的Nios CPU,并利用自动形成的Avalon交换结构总线将这些系统连接在一起。
可配置Nios CPU是Nios处理器系统的核心,它能够被灵活配置而适用于各种各样的应用。例如一个16位Nios CPU,在片内ROM中运行一个小程序,可以制作成一个实际的序列发生器或控制器,并且能够代替固定编码的状态机。又如一个32位Nios CPU,与外围设备、硬件加速单位和自定义指令一起,构成一个功能强大的32位嵌入式处理器系统。
Nios嵌入式处理器的独特性(例如自定义指令和并行的多控制器Avalon交换结构总线)使它不同于市场上其他的处理器软核。这些特性允许Nios用户通过用简单的而非传统的方法加速和优化自己的设计。
该帖子部分内容已隐藏
付费阅读
3积分
有了上一讲HAL的基础,我们来关注一下DMA在NIOS 中的实现和编程。DMA是个老问题了,从8086/8088一直到现在,完成不需要CPU参与的数据搬家,源和目标可以是内存也可以是设备,在NIOS II中通过基于HAL编程完成。( ~) Y( h* L0 G$ y)
该帖子部分内容已隐藏
付费阅读
3积分
本文将分为四个部分:FPGA设计网论坛. {& y) ?5 s0 @0 \7 U2 D: D O4 _
1)UART IP介绍调试串口通信的需要的工具;
2)软件开发手册上的程序分析和两个最简单的例子;www.fpga-design.net! Z r) W3 M/ `! n5 b+ X& p# A
3)实战部分:我个人用这个IP调过的两个不同模块及部分程序分析;FPGA设计网论坛8 ], d) P7 `4 p+ u
4)关于仿真以及目前使用该IP发现的问题(---啊???做好心理准备去接受哦,呵呵)
(注:四个部分将分为两个part来介绍,本文是part 1 ,介绍前两个部分内容)
第1)部分:UART IP介绍及调试串口通信的工具
UART(Universal Asynchronous Receiver/Transmitter),通用异步收发器,是嵌入式系统上很常用的一个串行接口。这么说的原因是因为RS-232串口本身由于数据速率比较慢而且误码率相对偏高,正在从笔记本电脑的接口配置中慢慢消失,逐渐被USB接口所代替。但是另一方面,由于其方便、简单、易用等特性,它在嵌入式系统中依然扮演着十分重要的角色。所以Altera才把UART作为一个连接Nios/NosII和其相关外设的IP放在SOPCBuilder里面供用户使用。Nios一代调试甚至用的就是直接是串口。
该帖子部分内容已隐藏
该帖子部分内容已隐藏
该帖子部分内容已隐藏
该帖子内容已隐藏









