FPGA CPLD资料源码分享
该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
10积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
3积分
设计一个LCD控制器,该控制器基于Altera的SOPC系统,通过SOPC中的Avalon总线接口与Nios II处理器和SDRAM控制器通信,使之能显示640*480分辨率,显示颜色深度达到16bit,输出接口兼容TFT LCD。
该帖子内容已隐藏
付费阅读
10积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
已售 2
3积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
10积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
10积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
10积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
10积分
利用 FPGA 实现大型设计时,可能需要 FPGA 具有以多个时钟运行的多重数据通路,这种 多时钟 FPGA 设计必须特别小心,需要注意最大时钟速率、抖动、最大时钟数、异步时钟 设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟,以及如何 进行布线,本文将对这些设计策略深入阐述。 FPGA 设计的第一步是决定需要什么样的时钟速率,设计中最快的时钟将确定 FPGA 必须 能处理的时钟速率。最快时钟速率由设计中两个触发器之间一个信号的传输时间 P 来决定, 如果 P 大于时钟周期 T,则当信号在一个触发器上改变后,在下一个逻辑级上将不会改变, 直到两个时钟周期以后才改变,如图 1 所示。
该帖子部分内容已隐藏
付费阅读
10积分
LCD(Liquid Crystal Display。即液晶显示屏)的驱动有多种方法,通常采用两种方法:基于专用集成电路 的驱动和基于通用微处理器的驱动。专用控制器以最简单的方式受控于计算机,接收并反馈计算机的各种 信息,经过自己独立的信息处理实现对显示缓冲区的管理,并向驱动器提供所需要的各种信号、脉冲,操纵驱 动器实现模块的显示功能。这种控制器具有自己一套专用的指令,用户必须熟悉这种控制器的使用方法,才 能进行操作。文中研究了一种基于FPGA的液晶显示驱动方法,与专用集成电路相比,FPGA的设计更灵 活。与通用微处理器相比,FPGA的运行速度更快。基于FPGA液晶显示驱动器的像素时钟为25.175 Ml-Iz, 而普通的单片机难以满足要求。设计的液晶显示控制器选用ALTERA公司的CYCLONE系列FPGA芯片 作为驱动电路的核心部件。FP(遗(FieId Programmable Gate A1TOW)即现场可编程门阵列器件。是一种超大 规模集成电路,具有丰富的片内EAB(Embedded memory AITOW Blocks),以及在电路可重配置能力(In Cir. cuit Reconfigurable,ICR),仅需要少量外围器件就能实现本设计的功能。所设计的逻辑程序或电路原理图文 件经编译、适配后生成配置数据,将该数据写入存储器内,通过配置电路在系统上电后将配置数据下载到 融芯片中,FPGA芯片即可执行所设计的逻辑功能。因此,FPGA芯片非常适合于进行快速原型设计。 设计者可完全控制产品开发过程中由逻辑设计到最终产品的全过程【l】。这种模式也使用户摆脱了对控制 器的设计、加工、制作等一系列工作,又使计算机避免了对显示器的繁琐控制。
该帖子部分内容已隐藏
付费阅读
1积分
摘要:本文论述了使用FPGA器件,利用SOPC嵌入式开发技术,复用多种软CPU IP核,使用片内总线代替机群内的计算机网络,移植现有的软件开发方法,在片上构建包含WEB 服务器、业务逻辑应用服务器、数据库服务器的B/S系统的可行性及实现方法,并给出一个具体实现方案。 引言 B/S系统一直是基于大中小型服务器、台式机等通用计算机而设计的。为具体单个的B/S系统从芯片开始量身订做一整套计算机软硬件系统,使其安全、可靠、高效地运行,长期以来被认为是一件不现实的事情。 近年来, FPGA器件和SOPC嵌入式开发技术的迅速发展为多处理器片上系统的实现提供了灵活的解决方案。利用可配置处理器软核复用的多处理器片上系统,借以实现B/S系统软硬件一体化,已经成为一个值得研究的课题。 本文探讨使用FPGA器件,利用SOPC技术,复用多种软CPU IP核,移植现有的编程模式,在片上构建一个多处理器B/S系统的可行性及实现方法。这种系统不仅效率、处理事务的吞吐率与现有的以通用机为主的B/S系统相当,且其安全性、可靠性更好,成本更为低廉。
该帖子部分内容已隐藏
付费阅读
3积分
一:建立 niosII 系统。 第一小节:建立项目。 建立一个目录,比如 H:\DB2005\project\niosDK\Example\NiosSmall 启动 QuartusII4.2 软件。 选择 File -> New Project Wizard 在 Diectory,Name,Top-Level Entity 中如下填写,在你自己的项目中,你可以类比着填写:
该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
10积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看