FPGA CPLD资料源码分享

该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
已售 1
3积分
此内容为付费阅读,请付费后查看
评分
1分享
该帖子内容已隐藏
付费阅读
10积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
3积分
可编程软核处理器最大的特点是灵活,灵活到我们可以方便的增加指令,这在其他SOC系统中做不到的,增加用户指令可以把我们系统中用软件处理时耗费时间多的关键算法用硬逻辑电路来实现,大大提高系统的效率,更突出的一点是:我们通过下面的逐步操作会认识到,这是一个听起来高深,其实比较容易实现的功能(我们站在EDA工具这个巨人肩上,风光无限啊:),通过这一文档的介绍可以增强我们掌握NIOS II所有的技术手段的信心,这也是我把NIOS II 用户指令放在最前面的用意。   
该帖子部分内容已隐藏
付费阅读
20积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
1积分
摘要:本文论述了使用FPGA器件,利用SOPC嵌入式开发技术,复用多种软CPU IP核,使用片内总线代替机群内的计算机网络,移植现有的软件开发方法,在片上构建包含WEB 服务器、业务逻辑应用服务器、数据库服务器的B/S系统的可行性及实现方法,并给出一个具体实现方案。 引言 B/S系统一直是基于大中小型服务器、台式机等通用计算机而设计的。为具体单个的B/S系统从芯片开始量身订做一整套计算机软硬件系统,使其安全、可靠、高效地运行,长期以来被认为是一件不现实的事情。 近年来, FPGA器件和SOPC嵌入式开发技术的迅速发展为多处理器片上系统的实现提供了灵活的解决方案。利用可配置处理器软核复用的多处理器片上系统,借以实现B/S系统软硬件一体化,已经成为一个值得研究的课题。 本文探讨使用FPGA器件,利用SOPC技术,复用多种软CPU IP核,移植现有的编程模式,在片上构建一个多处理器B/S系统的可行性及实现方法。这种系统不仅效率、处理事务的吞吐率与现有的以通用机为主的B/S系统相当,且其安全性、可靠性更好,成本更为低廉。
该帖子部分内容已隐藏
付费阅读
3积分
在数字电路的设计中,时序设计是一个系统性能的主要标志,在高层次设计方法中, 对时序控制的抽象度也相应提高,因此在设计中较难把握,但在理解 RTL 电路时序模型的 基础上,采用合理的设计方法在设计复杂数字系统是行之有效的,通过许多设计实例证明采 用这种方式可以使电路的后仿真通过率大大提高,并且系统的工作频率可以达到一个较高水 平。
该帖子部分内容已隐藏
付费阅读
3积分
NiosII 的开发环境提供了对符合 CFI 标准的 Flash 的支持,使用几个简单的函数,即 可以操作 Flash。本文介绍了 nios 中 flash 的使用。 关键词:EDA,Nios II,CFI 标准,Flash 在嵌入式系统中,Flash 是最常用组件之一。许多使用过 flash 的朋友都了解,Flash 的特点 是“读来容易写来难”。通常,可以直接读出 Flash 的内容;但如果要写入数据,就要发送一 长串命令,比如像:555 ,AA,2AA,55,555,A0 ,PA,PD 就表示对 PA 地址写入数据 PD,实际情况还要复杂一点,因为通常还要包含许多查询操作。 哎呀,这真是好繁琐呀,有没有省力的方法呢?现在好了,NiosII 的开发环境提供了对符合 CFI 标准的 Flash 的支持,使用几个简单的函数,就可以操作 Flash,真是方便了许多。 在这里,我粗略得介绍一下 nios 中 flash 的使用;更加详细的帮助信息请您参考 Altera 公司 提供的文档。如果本文能对您有一点点帮助,我都会感到非常高兴。
该帖子部分内容已隐藏
付费阅读
10积分
此内容为付费阅读,请付费后查看
该帖子内容已隐藏
付费阅读
10积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
10积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
10积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
3积分
设计一个LCD控制器,该控制器基于Altera的SOPC系统,通过SOPC中的Avalon总线接口与Nios II处理器和SDRAM控制器通信,使之能显示640*480分辨率,显示颜色深度达到16bit,输出接口兼容TFT LCD。
该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
已售 2
3积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
已售 1
3积分
硬件描述语言      是硬件设计人员和电子设计自动化   工具之间的界面 其主要目的是用来编写设计文件 建立电子系统行为级的仿真 模型 即利用计算机的巨大能力对用  或  建模的复杂数字逻辑进行仿真 然后再自动综合以生成符合要求且在电路结构上可以实现的数字逻辑网表  根据 网表和某种工艺的器件自动生成具体电路 然后生成该工艺条件下这种具体电路的延时模 型 仿真验证无误后 用于制造  芯片或写入  和  器件中 在   技术领域中把用 语言建立的数字模型称为软核   把用 建模和综合后生成的网表称为固核   对这些模块的重复利用缩短了开发时间 提高了产品开发率 提高了设计效率 随着  平台上的   工具的发展  平台上的  和  仿真综合性 能已相当优越 这就为大规模普及这种新技术铺平了道路 目前国内只有少数重点设计单 位和高校有一些工作站平台上的   工具 而且大多数只是做一些线路图和版图级的仿 真与设计 只有个别单位展开了利用  和  模型 包括可综合和不可综合 的 进行复杂的数字逻辑系统的设计 随着电子系统向集成化 大规模 高速度的方向发 展 语言将成为电子系统硬件设计人员必须掌握的语言
该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
10积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
10积分
此内容为付费阅读,请付费后查看
该帖子内容已隐藏
付费阅读
10积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
10积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看
该帖子内容已隐藏
付费阅读
10积分
此内容为付费阅读,请付费后查看