该帖子部分内容已隐藏
付费阅读
10积分
利用 FPGA 实现大型设计时,可能需要 FPGA 具有以多个时钟运行的多重数据通路,这种
多时钟 FPGA 设计必须特别小心,需要注意最大时钟速率、抖动、最大时钟数、异步时钟
设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟,以及如何
进行布线,本文将对这些设计策略深入阐述。
FPGA 设计的第一步是决定需要什么样的时钟速率,设计中最快的时钟将确定 FPGA 必须
能处理的时钟速率。最快时钟速率由设计中两个触发器之间一个信号的传输时间 P 来决定,
如果 P 大于时钟周期 T,则当信号在一个触发器上改变后,在下一个逻辑级上将不会改变,
直到两个时钟周期以后才改变,如图 1 所示。
该帖子部分内容已隐藏
付费阅读
10积分
LCD(Liquid Crystal Display。即液晶显示屏)的驱动有多种方法,通常采用两种方法:基于专用集成电路
的驱动和基于通用微处理器的驱动。专用控制器以最简单的方式受控于计算机,接收并反馈计算机的各种
信息,经过自己独立的信息处理实现对显示缓冲区的管理,并向驱动器提供所需要的各种信号、脉冲,操纵驱
动器实现模块的显示功能。这种控制器具有自己一套专用的指令,用户必须熟悉这种控制器的使用方法,才
能进行操作。文中研究了一种基于FPGA的液晶显示驱动方法,与专用集成电路相比,FPGA的设计更灵
活。与通用微处理器相比,FPGA的运行速度更快。基于FPGA液晶显示驱动器的像素时钟为25.175 Ml-Iz,
而普通的单片机难以满足要求。设计的液晶显示控制器选用ALTERA公司的CYCLONE系列FPGA芯片
作为驱动电路的核心部件。FP(遗(FieId Programmable Gate A1TOW)即现场可编程门阵列器件。是一种超大
规模集成电路,具有丰富的片内EAB(Embedded memory AITOW Blocks),以及在电路可重配置能力(In Cir.
cuit Reconfigurable,ICR),仅需要少量外围器件就能实现本设计的功能。所设计的逻辑程序或电路原理图文
件经编译、适配后生成配置数据,将该数据写入存储器内,通过配置电路在系统上电后将配置数据下载到 融芯片中,FPGA芯片即可执行所设计的逻辑功能。因此,FPGA芯片非常适合于进行快速原型设计。
设计者可完全控制产品开发过程中由逻辑设计到最终产品的全过程【l】。这种模式也使用户摆脱了对控制
器的设计、加工、制作等一系列工作,又使计算机避免了对显示器的繁琐控制。
该帖子部分内容已隐藏
付费阅读
1积分
摘要:本文论述了使用FPGA器件,利用SOPC嵌入式开发技术,复用多种软CPU IP核,使用片内总线代替机群内的计算机网络,移植现有的软件开发方法,在片上构建包含WEB 服务器、业务逻辑应用服务器、数据库服务器的B/S系统的可行性及实现方法,并给出一个具体实现方案。
引言
B/S系统一直是基于大中小型服务器、台式机等通用计算机而设计的。为具体单个的B/S系统从芯片开始量身订做一整套计算机软硬件系统,使其安全、可靠、高效地运行,长期以来被认为是一件不现实的事情。
近年来, FPGA器件和SOPC嵌入式开发技术的迅速发展为多处理器片上系统的实现提供了灵活的解决方案。利用可配置处理器软核复用的多处理器片上系统,借以实现B/S系统软硬件一体化,已经成为一个值得研究的课题。
本文探讨使用FPGA器件,利用SOPC技术,复用多种软CPU IP核,移植现有的编程模式,在片上构建一个多处理器B/S系统的可行性及实现方法。这种系统不仅效率、处理事务的吞吐率与现有的以通用机为主的B/S系统相当,且其安全性、可靠性更好,成本更为低廉。
该帖子部分内容已隐藏
付费阅读
3积分
一:建立 niosII 系统。
第一小节:建立项目。
建立一个目录,比如 H:\DB2005\project\niosDK\Example\NiosSmall
启动 QuartusII4.2 软件。
选择 File -> New Project Wizard
在 Diectory,Name,Top-Level Entity 中如下填写,在你自己的项目中,你可以类比着填写:
该帖子部分内容已隐藏
该帖子部分内容已隐藏
该帖子部分内容已隐藏
该帖子部分内容已隐藏
该帖子部分内容已隐藏
该帖子部分内容已隐藏
该帖子内容已隐藏
该帖子部分内容已隐藏
该帖子部分内容已隐藏
该帖子部分内容已隐藏
该帖子内容已隐藏
该帖子部分内容已隐藏
付费阅读
3积分
本部门所承担的FPGA设计任务主要是两方面的作用:系统的原型实现和ASIC的原型验证。编写本流程的目的是:
在于规范整个设计流程,实现开发的合理性、一致性、高效性。
形成风格良好和完整的文档。
实现在FPGA不同厂家之间以及从FPGA到ASIC的顺利移植。
便于新员工快速掌握本部门FPGA的设计流程。
由于目前所用到的FPGA器件以Altera的为主,所以下面的例子也以Altera为例,工具组合为 modelsim + LeonardoSpectrum/FPGACompilerII + Quartus,但原则和方法对于其他厂家和工具也是基本适用的。
该帖子内容已隐藏
该帖子部分内容已隐藏
该帖子部分内容已隐藏
付费阅读
3积分
该指南将会使你熟悉niosII IDE和MicroC/OS-II开发流程。niosII IDE提供设计者一个充足的niosII开发平台。niosII IDE包含MicroC/OS-II实时操作系统,为设计者提供快速地搭建基于niosII处理器的MicroC/OS-II应用程序的能力。该指南提供了搭建一个基于MicroC/OS-II实时操作系统的简单程序的步骤说明。
基于niosII处理器的MicroC/OS-II操作系统的详细叙述请参阅the Nios II
Software Developer’s Handbook(niosII软件开发手册)的“MicroC/OS-II Real-Time Operating System”(MicroC/OS-II实时操作系统)章节。
该帖子部分内容已隐藏
付费阅读
10积分
The purpose of this book is to provide a practical approach to managing security in
FPGA designs for researchers and practitioners in the electronic design automation
(EDA) and FPGA communities, including corporations, industrial and government
research labs, and academics. This book combines theoretical underpinnings with
a practical design approach and worked examples for combating real world threats.
To address the spectrum of lifecycle and operational threats against FPGA systems,
a holistic view of FPGA security is presented, from formal top level specification
to low level policy enforcement mechanisms, which integrates recent advances in
the fields of computer security theory, languages, compilers, and hardware. The
net effect is a diverse set of static and runtime techniques that, working in cooperation, facilitate the composition of robust, dependable, and trustworthy systems using
commodity components.
We wish to acknowledge the many people who helped us ensure the success of
our work on reconfigurable hardware security. In particular, we wish to thank Andrei
Paun and Jason Smith of Louisiana Tech University for providing us with a Linuxcompatible version of Grail+. We also wish to thank those who gave us comments
on drafts of this book, including Marco Platzner of the University of Paderborn, and
Ali Irturk and Jason Oberg of the University of California, San Diego. This research
was funded in part by National Science Foundation Grant CNS-0524771 and NSF
Career Grant CCF-0448654.
该帖子部分内容已隐藏
付费阅读
3积分
SOPC 必将成为未来 IC 发展的趋势,实时操作系统 uClinux 在软核 NiosⅡ上
的成功移植对于嵌入式产品的开发有重要的意义。
本文首先介绍了 NiosⅡ和 uClinux 然后论述了 uClinux 和 DE2 开发板的一些重要
特性以及如何利用 QuartusⅡ、SOPC Builder 等软件工具来构建一个以 NiosⅡ处理器
为核心的硬件平台。
这个硬件平台为 uClinux 操作系统提供了 4M 的 flash,8M 的 sdram 和 DM9000
以太网控制器等外围设备。在已经构建成功的硬件平台上编写的几个中断测试程序,
用于验证刚建立的硬件和熟悉如何在 NiosⅡIDE 中编写程序。
接着分析嵌入式操作系统 uClinux 的内核结构、内存管理、多进程处理、针对实
时性的解决方案和开发环境,对 uClinux 有一个深刻的认识,会下一步研究开发很有
帮助。
在从理论上叙述了内核、内核配置、文件系统三者之间的关系和各自的作用之后,
就详细介绍如何通过 NiosⅡIDE 和 NiosⅡSDK Shell 将 uClinux 操作系统下载到 flash
中。
该帖子部分内容已隐藏
该帖子部分内容已隐藏
该帖子部分内容已隐藏
付费阅读
10积分
AXI4-流协议作为一个标准接口,用于连接进行数据交换的组件。接口可以用来连接一个单一的主机,主机向接
收数据的单一从机发送数据。协议也可用于连接若干个主机和从机的组件。协议支持共用一组信号线的多个数据流,
允许构建一个通用互联(generic interconnect),可以执行 upsizing、downsizing 以及路由操作。
AXI4-流接口也支持多种不同的流类型。流协议定义了传输和包之间的关系。
该帖子部分内容已隐藏