FPGA CPLD资料源码分享
该帖子内容已隐藏
付费阅读
10积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
3积分
NiosII 的开发环境提供了对符合 CFI 标准的 Flash 的支持,使用几个简单的函数,即 可以操作 Flash。本文介绍了 nios 中 flash 的使用。 关键词:EDA,Nios II,CFI 标准,Flash 在嵌入式系统中,Flash 是最常用组件之一。许多使用过 flash 的朋友都了解,Flash 的特点 是“读来容易写来难”。通常,可以直接读出 Flash 的内容;但如果要写入数据,就要发送一 长串命令,比如像:555 ,AA,2AA,55,555,A0 ,PA,PD 就表示对 PA 地址写入数据 PD,实际情况还要复杂一点,因为通常还要包含许多查询操作。 哎呀,这真是好繁琐呀,有没有省力的方法呢?现在好了,NiosII 的开发环境提供了对符合 CFI 标准的 Flash 的支持,使用几个简单的函数,就可以操作 Flash,真是方便了许多。 在这里,我粗略得介绍一下 nios 中 flash 的使用;更加详细的帮助信息请您参考 Altera 公司 提供的文档。如果本文能对您有一点点帮助,我都会感到非常高兴。
该帖子部分内容已隐藏
付费阅读
10积分
利用 FPGA 实现大型设计时,可能需要 FPGA 具有以多个时钟运行的多重数据通路,这种 多时钟 FPGA 设计必须特别小心,需要注意最大时钟速率、抖动、最大时钟数、异步时钟 设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟,以及如何 进行布线,本文将对这些设计策略深入阐述。 FPGA 设计的第一步是决定需要什么样的时钟速率,设计中最快的时钟将确定 FPGA 必须 能处理的时钟速率。最快时钟速率由设计中两个触发器之间一个信号的传输时间 P 来决定, 如果 P 大于时钟周期 T,则当信号在一个触发器上改变后,在下一个逻辑级上将不会改变, 直到两个时钟周期以后才改变,如图 1 所示。
该帖子部分内容已隐藏
付费阅读
3积分
一:建立 niosII 系统。 第一小节:建立项目。 建立一个目录,比如 H:\DB2005\project\niosDK\Example\NiosSmall 启动 QuartusII4.2 软件。 选择 File -> New Project Wizard 在 Diectory,Name,Top-Level Entity 中如下填写,在你自己的项目中,你可以类比着填写:
该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看
该帖子内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
3积分
设计一个LCD控制器,该控制器基于Altera的SOPC系统,通过SOPC中的Avalon总线接口与Nios II处理器和SDRAM控制器通信,使之能显示640*480分辨率,显示颜色深度达到16bit,输出接口兼容TFT LCD。
该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
10积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
10积分
The purpose of this book is to provide a practical approach to managing security in FPGA designs for researchers and practitioners in the electronic design automation (EDA) and FPGA communities, including corporations, industrial and government research labs, and academics. This book combines theoretical underpinnings with a practical design approach and worked examples for combating real world threats. To address the spectrum of lifecycle and operational threats against FPGA systems, a holistic view of FPGA security is presented, from formal top level specification to low level policy enforcement mechanisms, which integrates recent advances in the fields of computer security theory, languages, compilers, and hardware. The net effect is a diverse set of static and runtime techniques that, working in cooperation, facilitate the composition of robust, dependable, and trustworthy systems using commodity components. We wish to acknowledge the many people who helped us ensure the success of our work on reconfigurable hardware security. In particular, we wish to thank Andrei Paun and Jason Smith of Louisiana Tech University for providing us with a Linuxcompatible version of Grail+. We also wish to thank those who gave us comments on drafts of this book, including Marco Platzner of the University of Paderborn, and Ali Irturk and Jason Oberg of the University of California, San Diego. This research was funded in part by National Science Foundation Grant CNS-0524771 and NSF Career Grant CCF-0448654.
该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
3积分
本部门所承担的FPGA设计任务主要是两方面的作用:系统的原型实现和ASIC的原型验证。编写本流程的目的是: 在于规范整个设计流程,实现开发的合理性、一致性、高效性。 形成风格良好和完整的文档。 实现在FPGA不同厂家之间以及从FPGA到ASIC的顺利移植。 便于新员工快速掌握本部门FPGA的设计流程。 由于目前所用到的FPGA器件以Altera的为主,所以下面的例子也以Altera为例,工具组合为 modelsim + LeonardoSpectrum/FPGACompilerII + Quartus,但原则和方法对于其他厂家和工具也是基本适用的。
该帖子部分内容已隐藏
付费阅读
3积分
Nios嵌入式处理器是用户可配置的通用RISC嵌入式处理器,它是一个非常灵活和强大的处理器。Nios处理器的易用和灵活已经使它成为世界上最流行的嵌入式处理器。 嵌入式设计者利用SOPC Builder系统开发工具能够很容易地创建自己的处理器系统。SOPC Builder可用于集成一个或多个可配置的带有许多标准外围设备的Nios CPU,并利用自动形成的Avalon交换结构总线将这些系统连接在一起。 可配置Nios CPU是Nios处理器系统的核心,它能够被灵活配置而适用于各种各样的应用。例如一个16位Nios CPU,在片内ROM中运行一个小程序,可以制作成一个实际的序列发生器或控制器,并且能够代替固定编码的状态机。又如一个32位Nios CPU,与外围设备、硬件加速单位和自定义指令一起,构成一个功能强大的32位嵌入式处理器系统。 Nios嵌入式处理器的独特性(例如自定义指令和并行的多控制器Avalon交换结构总线)使它不同于市场上其他的处理器软核。这些特性允许Nios用户通过用简单的而非传统的方法加速和优化自己的设计。
评分
1分享
该帖子部分内容已隐藏
付费阅读
10积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
1积分
摘要:本文论述了使用FPGA器件,利用SOPC嵌入式开发技术,复用多种软CPU IP核,使用片内总线代替机群内的计算机网络,移植现有的软件开发方法,在片上构建包含WEB 服务器、业务逻辑应用服务器、数据库服务器的B/S系统的可行性及实现方法,并给出一个具体实现方案。 引言 B/S系统一直是基于大中小型服务器、台式机等通用计算机而设计的。为具体单个的B/S系统从芯片开始量身订做一整套计算机软硬件系统,使其安全、可靠、高效地运行,长期以来被认为是一件不现实的事情。 近年来, FPGA器件和SOPC嵌入式开发技术的迅速发展为多处理器片上系统的实现提供了灵活的解决方案。利用可配置处理器软核复用的多处理器片上系统,借以实现B/S系统软硬件一体化,已经成为一个值得研究的课题。 本文探讨使用FPGA器件,利用SOPC技术,复用多种软CPU IP核,移植现有的编程模式,在片上构建一个多处理器B/S系统的可行性及实现方法。这种系统不仅效率、处理事务的吞吐率与现有的以通用机为主的B/S系统相当,且其安全性、可靠性更好,成本更为低廉。
该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
6积分
此内容为付费阅读,请付费后查看
该帖子部分内容已隐藏
付费阅读
3积分
SOPC 必将成为未来 IC 发展的趋势,实时操作系统 uClinux 在软核 NiosⅡ上 的成功移植对于嵌入式产品的开发有重要的意义。 本文首先介绍了 NiosⅡ和 uClinux 然后论述了 uClinux 和 DE2 开发板的一些重要 特性以及如何利用 QuartusⅡ、SOPC Builder 等软件工具来构建一个以 NiosⅡ处理器 为核心的硬件平台。 这个硬件平台为 uClinux 操作系统提供了 4M 的 flash,8M 的 sdram 和 DM9000 以太网控制器等外围设备。在已经构建成功的硬件平台上编写的几个中断测试程序, 用于验证刚建立的硬件和熟悉如何在 NiosⅡIDE 中编写程序。 接着分析嵌入式操作系统 uClinux 的内核结构、内存管理、多进程处理、针对实 时性的解决方案和开发环境,对 uClinux 有一个深刻的认识,会下一步研究开发很有 帮助。 在从理论上叙述了内核、内核配置、文件系统三者之间的关系和各自的作用之后, 就详细介绍如何通过 NiosⅡIDE 和 NiosⅡSDK Shell 将 uClinux 操作系统下载到 flash 中。
该帖子部分内容已隐藏
付费阅读
3积分
有了上一讲HAL的基础,我们来关注一下DMA在NIOS 中的实现和编程。DMA是个老问题了,从8086/8088一直到现在,完成不需要CPU参与的数据搬家,源和目标可以是内存也可以是设备,在NIOS II中通过基于HAL编程完成。( ~) Y( h* L0 G$ y)