论坛标签赛灵思-ChipDebug-第2页

标签

赛灵思

帖子数

1.9W+

阅读量

22.4W+

等级-LV2-ChipDebug

5年前发布32次阅读

UHD-SDI GT v1.0（第3版） – Vivado 2018.3中UHD-SDI GT的补丁更新

问题描述此答复记录包含Vivado 2018.3中LogiCORE UHD-SDI GT v1.0（Rev 3）的补丁更新。解决/修复方法修正：该补丁修复了Vivado 2018.3设计工具中UHD-SDI GT v1.0（Rev 3）的问题。（Xilinx答复72108）只有第一个链接在多链路配置中工作补丁安装：按照...

评分

等级-LV2-ChipDebug

5年前发布15次阅读

2018.2 / 3 Zynq UltraScale + MPSoC VCU – 在尝试解码2个以上的流时，为什么在减少延迟模式（延迟模式= 1）时使用GStreamer会出现错误？

问题描述在尝试解码2个以上的流时，为什么在减少延迟模式（延迟模式= 1）时使用GStreamer会出现错误？ gst-launch-1.0 -v -e filesrc location =“test_rec.mkv”！ matroskademux！ h265parse！ omxh265dec latency-mode = 1 internal-entropy-buffers = 5！...

评分

等级-LV2-ChipDebug

5年前发布57次阅读

LogiCORE H.264 / H.265视频编解码器单元（VCU）v1.0 – 为什么AVC使用的内存比HEVC编解码器多？

问题描述为什么AVC比HEVC编解码器使用更多内存？（PG252）表3-9 ：解决/修复方法这是因为AVC在使用多个内核时需要额外的中间缓冲区。当分辨率> = 1080p60时，Zynq UltraScale + MPSoC VCU AVC编码器使用多个内核。 AVC标准不像HEVC标准那样支持平铺处理...

评分

等级-LV2-ChipDebug

5年前发布33次阅读

UHD-SDI GT v1.0（第3版） – 当我在UHD-SDI GT核心中选择多个链接时，只有第一个链接有效

问题描述我已经生成了一个带有4个链接配置的UHD-SDI GT，但只有第一个链接正在工作。 QPLL锁仅被驱动到第一个GT通道。什么可能导致这个问题？解决/修复方法这是UHD-SDI GT Core的多链路配置中发生的已知问题。唯一受影响的版本是Vivado 2018.3中的UHD-SDI ...

评分

等级-LV2-ChipDebug

5年前发布32次阅读

UltraScale + GTM – GTM是否支持像GTY和GTH那样的手动Eyescan？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

5年前发布28次阅读

XHMC IP不支持XHMC IP链式HMC器件拓扑

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

5年前发布477次阅读

UltraScale + GTM – 如何生成PRBS13Q或QPRBS13模式？

问题描述如何从GTM收发器生成PRBS13Q模式？ PRBS13Q和QPRBS13有什么区别？解决/修复方法如IEEE 802.3bs-2017 120.5.11.2.1中所定义的PRBS13Q模式是重复两次的格雷编码的PRBS13模式。它等同于OIF-CEI-04.0 CEI-56G-VSR-PAM4第16条中定义的QPRBS13-CEI模式。 ...

评分

等级-LV2-ChipDebug

5年前发布36次阅读

UltraScale + GTM – 如何启用自定义模式生成器？

问题描述我可以从GTM收发器生成自定义模式吗？解决/修复方法 GTM收发器的TX模式发生器允许用户设置和发送预定数据模式。启用自定义码型发生器的说明将包含在Virtex UltraScale + FPGA GTM收发器用户指南（UG581）的后续版本中。自定义模式概述自定义模式的...

评分

等级-LV2-ChipDebug

5年前发布47次阅读

Alveo U200数据中心加速卡 – 状态LED

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

5年前发布91次阅读

Alveo数据中心加速卡 – 在CentOS上安装kernel-headers和kernel-devel软件包

问题描述在CentOS上安装XRT的两个关键包是kernel-header和kernel-devel包。如果CentOS系统上尚未安装kernel-headers和kernel-devel软件包，那么如何安装这些软件包呢？解决/修复方法在设置新的CentOS版本（意图安装Alveo卡）时，可以通过检查Development To...

评分

等级-LV2-ChipDebug

5年前发布18次阅读

Alveo数据中心加速卡 – 为Alveo卡安装XRT需要多长时间？

问题描述为Alveo卡安装Xilinx运行时（XRT）需要多长时间？解决/修复方法安装XRT需要一分钟，因为它需要时间来编译驱动程序。如果安装非常快，则表明未安装Linux内核头文件。要确认这一点，请检查日志消息。如果未安装Linux内核头文件，那么在日志消息中您...

评分

等级-LV2-ChipDebug

5年前发布44次阅读

HDMI接收器子系统3.1（Rev 1） – 使用OTT TV Box M8测试HDMI示例设计时，不会出现视频

问题描述当我使用OTT TV Box M8测试HDMI示例设计时，偶尔会出现视频。 HDMI RX信息报告错误的链接质量：链接质量频道0：糟糕（18109）解决/修复方法由于OTT TV Box M8上的链路完整性问题，这是一个已知问题。建议不要在测试HDMI示例设计时使用。

评分

等级-LV2-ChipDebug

5年前发布19次阅读

2018.2 / 3 Zynq UltraScale + MPSoC VCU – 为什么在关闭文件时尝试刷新多次时VCU会挂起？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

5年前发布24次阅读

Vivado 2018.3.1安装 – 使用XIC从2018.3更新到2018.3.1会产生警告：“执行前/后安装任务失败”

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

5年前发布33次阅读

DisplayPort TX子系统 – 为什么连接到Dell U2412M时会看到闪烁

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

5年前发布16次阅读

DisplayPort 1.4 TX / RX子系统 – 2018.3 – ZCU102示例设计应用程序无法在SDK中构建“未定义引用”错误

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

5年前发布51次阅读

2017.1 Zynq-7000和Zynq UltraScale + MPSoC / RFSoC eFUSE编程需要在JTAG模式下启动。

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

5年前发布10次阅读

2018.3 RFSoC分析仪GUI – 抖动始终打开，更改选项显示为灰色

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

5年前发布38次阅读

SmartLynq电缆 – 通过Vivado工具查询已连接的用户

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

5年前发布199次阅读

7系列GTP / GTH – 仿真速度太慢，加快仿真

问题描述 GTP和GTH重置例程中有一些DRP写操作会使SIM_RESET_SPEEDUP标志无法工作。重置将更快但仿真将失败。这些DRP写入的原因在设计咨询（Xilinx答复53561）和（Xilinx答复53779）中有所描述。解决/修复方法解决此问题的一种方法是绕过DRP写入。但是，这...

评分

等级-LV2-ChipDebug

5年前发布27次阅读

10G / 25G以太网子系统 – 2018.2及更早版本 – 10G / 25G交换 – 如果共享逻辑或GT在示例设计中，则线路速率不正确，切换逻辑需要更新

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

5年前发布21次阅读

10G / 25G以太网子系统 – 2018.3 – 除非启用暂停/流程控制逻辑，否则不会更新单播/多播/广播计数器

问题描述在Vivado 2018.3中，当使用带有AXI4-Lite统计寄存器的10G / 25G以太网子系统时，除非启用暂停/流程控制逻辑，否则不会更新单播/多播/广播计数器。解决/修复方法在Vivado 2018.3中，要连接单播/多播/广播计数器，您需要启用暂停/流控制逻辑。

评分

等级-LV2-ChipDebug

5年前发布42次阅读

2018.3 Zynq UltraScale + MPSoC VCU – 为什么我看到al5e a0100000.al5e：邮箱已满，重试内核警告消息？

问题描述为什么我看到al5e a0100000.al5e：邮箱已满，重试内核警告消息？ 4月30日16:13:18 xilinx-zcu106-2018_3 user.warn内核：[57054.678061] al5e a0100000.al5e：邮箱已满，重试解决/修复方法在多通道模式下使用VCU时，通常会发生这些消息。这些是在请...

评分

等级-LV2-ChipDebug

5年前发布45次阅读

Alveo数据中心加速卡 – ！小心！请勿使用EPS12V / ATX12V电源代替PCI Express辅助电源连接器

问题描述根据（UG1301） - 入门指南中的说明，Alveo数据中心加速卡附带一个8针PCIe辅助电源电缆延长器，可在需要大于75W的电源时连接到适当的电源。这是专门针对PCIE辅助电源连接器的键控和固定，与某些服务器主板上的EPS12V或ATX12V电源连接器不兼容。解...

评分

等级-LV2-ChipDebug

5年前发布48次阅读

2018.3 SDx安装 – Ubuntu18仿真在运行时失败，找不到CXXABI_1.3.11，lib / libxilinxopencl.so.2要求

问题描述在Ubuntu 18.04上，我使用/proj/2018.3/lin64/SDx/2018.3/settings64.csh ，然后启动SDX。当我尝试创建应用程序项目时（通过选择任何SDAccel DSA示例，例如大型循环C），然后将其作为OpenCL应用程序（为软件/硬件仿真构建）运行，会出现以下错误： /...

评分

等级-LV2-ChipDebug

5年前发布26次阅读

LogiCORE视频PHY控制器 – DisplayPort – GT时钟TXOUTCLK和RXOUTCLK被工具错误地约束

问题描述在使用4字节模式的DisplayPort的设计中，如果我检查DisplayPort通道的RXOUTCLK / TXOUTCLK的频率（例如使用报告>时序>报告时钟网络，如下面的屏幕截图所示），我可以看到频率被错误地设置为40.5MHz。根据（PG230）的表3-1 / 3-2，它应该是135M...

评分

等级-LV2-ChipDebug

5年前发布48次阅读

适用于Alveo数据中心加速卡的Xilinx Runtime – 主要版本说明和已知问题

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

5年前发布17次阅读

Xilinx运行时版本xrt_201802.2.1.83已知问题

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

5年前发布183次阅读

PetaLinux 2018.3 – 产品更新发行说明和已知问题

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

5年前发布51次阅读

LogiCORE IP MIPI CSI-2接收器子系统v3.0（修订版3） – 无法在Windows OS上综合MIPI示例设计

问题描述 MIPI示例设计在综合中失败，并显示以下错误消息：找不到模块'design_1_v_gamma_lut_0_0_v_gamma_lut'。“ 什么可能导致问题？解决/修复方法这是Vivado 2018.2中MIPI CSI-2接收器子系统v3.0（rev.3）示例设计的已知问题。它在Vivado 2018.3或更高...

评分

上一页 123 4…645 下一页